웨어러블 컴퓨터와 미래 정보화 사회

한탁돈(Tack-Don Han),이남규(Nam-Kyu Lee),윤형민(Hyung-Min Yoon),류대희(Dae-Hee Ryu) 한국정보과학회 2000 정보과학회지 Vol.18 No.9

면적면에서 효율적인 부동소수점 제산 및 제곱근 연산부의 설계

한탁돈(Tack-Don Han),이중언(Joong-Eon Lee),권오영(Oh-Young Kwon) 한국정보과학회 1993 정보과학회논문지 Vol.20 No.7

본 논문에서는 병렬승산기를 이용한 부동소수점 제산 및 제곱근 연산부를 설계하였다. 설계에 사용된 기본 알고리즘은 연속곱 정규화 방식(Continued-Product Normalization Method)이다. 연속곱 정규화 방식은 젯수를 1로 만드는 일련의 수를 젯수와 피젯수에 곱하여 피젯수/젯수 형태가 몫/1의 형태로 변형시켜 원하는 결과를 얻는 방법이다. 이 방식은 x×(2-x)나 x×(3-x)/2를 계산해 나가야 한다. 그러나 (2-x)나 (3-x)/2를 계산하는데는 많은 부담이 따른다. 우리는 수정형 Booth알고리즘을 이용하여 (2-x)와 (3-x)/2을 구하는 새로운 알고리즘을 제안하였다. 이 제안된 알고리즘을 연속곱 정규화 방식에 적용하여 이 방식에 내재된 병렬성을 최대한 이용할 수 있었고, 파이프라인 기법을 효과적으로 적용하여 연산시간을 단축할 수 있었다. 그리고, (2-x)와 (3-x)/2를 위해 필요했던 한개의 레지스터와 한개의 캐리 전송 가산기가 필요없게 되므로 면적에서도 이득을 얻을 수 있었다. 설계된 연산부는 소수점 아래 7-비트까지 정확한 값을 가지는 seed 발생기를 사용하면 2배수 정확도 제산에는 8클럭 싸이클이 사용되고 제곱근 연산에는 13클럭 싸이클이 사용됨을 시뮬레이션을 통해 확인하였다. In this paper we have proposed an algorithm for a high performance floating point division and square root unit that adopts the use of a parallel multiplier. The basic algorithm used in the design is the continued-product normalization method. In the continued-product normalization method, an arbitrary number is constantly multiplied to the divisor and dividend and dividend/divisor will end up with quotient/1 and the desired result is attained. However this method requires computation of x×(2-x) and x×(3-x)/2 and this is quite an overhead. Therefore we proposed an new algorithm to compute (2-x) and (3-x)/2 by using modified Booth algorithm. When applied to the continued-product normalization method, this algorithm can maximize the inherent parallelism of continued-product normalization method, and reduce computation time by effectively applying the pipelining technique, and also achieve area efficient design by eliminating one register and one carry propagate adder which was needed for computing (2-x) and (3-x)/2. When designed unit was used with the seed generator which has the accuracy of 2^(-7), division can be executed in eight cycles and the square root operation in 13 cycles.

자체 경로제어 기능을 가진 결함허용 감마 네트워크의 설계

한종석(Jong-Seok Han),한탁돈(Tack-Don Han),김성천(Sung-Chun Kim) 한국정보과학회 1993 정보과학회논문지 Vol.20 No.4

본 논문에서는 망에 발생한 임의의 단일 결함(fault)을 허용하고 다른 망들에 비해 우수한 조합능력을 가지면서도 설계 비용은 기존의 망들과 비슷한 결함허용 다단계 상호연결망을 제안하였다. 제안된 망은 log₂N+1개의 단(stage)으로 구성되며, 근원지와 입력단 그리고 목적지와 출력단 사이에 이중링크 구조를 갖는다. 그리고 망의 경로제어 방법으로 “이진 중복수 경로제어 방법”과 시간복잡도 O(1) 내에 경로제어 태그를 결정할 수 있는 “목적지 주소 경로제어 방법”을 제시하였다. 제안된 망에서 각 스위치 소자는 자기 경로제어 기능을 갖기 때문에 단일결함이나 경로충돌이 발생했을 때 후진추적이나 재경로제어가 필요없이 짧은 지연시간 내에 경로를 설정할 수 있다. 또한, 본 논문에서는 제안된 상호연결망과 기존 상호연결망들의 일부 특성을 비교하여 본 논문에서 제안한 결함 허용 다단계 상호연결망이 우수함을 보였다. In this paper, a fault tolerant design of the Gamma Network is proposed. A proposed network tolerates any single fault, and has an outstanding permutation capability. A critical problem in any interconnection network is that a single fault in either the input stage or the output stage disconnects the source or the destination from the rest of the network. A solution to this critical condition is obtained using the proposed network. And the two routing schmes-the binary redundant number routing scheme and the destination tag routing scheme-are studied. When a fault or a conflict problem takes place, neither backtracking nor rerouting is performed in the proposed network, because each swithching element of the proposed network has self-routing function. Also, in this paper, several properties of the proposed network are analyzed and compared with other existing networks.

오류 허용 Gamma Network에서의 목적지 주소 경로선정 방법

한종석(Jong-Seok Han),한탁돈(Tack-Don Han) 한국정보과학회 1991 한국정보과학회 학술발표논문집 Vol.18 No.2

기존의 Data Manipulator 네트워크에서의 경로선정 방법에서는 근원지 주소와 목적지 주소의 차를 이진 중복수로 표현함으로써 경로선정 태그를 얻을 수 있었다. 본 논문에서는 목적지 주소 자체를 경로선정 태그로 이용하는 목적지 주소 경로선정 방법을 오류 허용 Gamma 네트워크에 구현한다. 본 경로선정 방법은 태그를 구하기 위한 알고리즘이 필요하지 않으며, O(1)의 시간 복잡도안에 경로선정 태그를 결정할 수 있다. 또한, 목적지 주소 경로선정 방법을 갖는 오류 허용 Gamma 네트워크는 Fault Tolerant Factor F = 1을 엄밀히 만족하며, 비용면이나 오류 허용 능력에 있어 기존의 오류 허용망들보다 우수함을 보인다.

증강현실 기술을 활용한 차세대 교육용 콘텐츠 설계

한재협(Jae-Hyeop Han),서종훈,손원성(Won-Sung Sohn),최진용(Jin-Yong Choy),최윤철(Yoon-Chul Choy),임순범(Soon-Bum Lim),한탁돈(Tack-Don Han) 한국멀티미디어학회 2009 한국멀티미디어학회 학술발표논문집 Vol.2009 No.2

현재 디지털교과서 시범사업의 일환으로 연구학교를 중심으로 한 다양한 실험 및 사례가 적용 단계에 있으나 학습내용이 고정적이고 제한된 콘텐츠만을 제공하기 때문에 학생들의 흥미와 몰입감 및 학습효과에서 부족한 부분이 많다. 이에 본 논문에서는 증강현실 기술을 기반으로 하여 태블릿 기반의 디지털교과서 콘텐츠로 학습을 할 때 관찰하기 어려운 가상의 정보 제공 및 부가적인 정보를 활용하며 상황 인지를 통해 사용자의 상황에 적합한 가이드라인이나 부가 정보를 제공받을 수 있는 차세대 교육용 콘텐츠를 설계해 보고자 한다.

멀티 매니징 기법을 이용한 웹기반 분산 병렬 컴퓨팅 환경

맹혜선,한탁돈,김신덕,Maeng, Hye-Seon,Han, Tak-Don,Kim, Sin-Deok 한국정보처리학회 1999 정보처리논문지 Vol.6 No.7

자바 언어를 이용하여 이질적인 컴퓨팅 자원으로 구성된 컴퓨팅 환경에서 효율적으로 분산 병렬 처리를 수행할 수 있도록 하는 웹컴퓨팅 방법이 제시되었다. 본 연구에서는 인트라넷상의 유휴 컴퓨팅 자원을 활용하는 '협력하는 웹컴퓨팅 환경(Cooperative Web Computing Environment : CWCE)'을 구축하였다. 이 환경은 특히 협력하는 병렬 프로그램을 효율적으로 수행할 수 있도록 한다. CWCE 컴퓨터들 사이의 통신 집중 감소를 위해 복수 개의 매니저 컴퓨터를 운용할 수 있는 방법을 제공한다. 또한 최적화 된 수행을 지원하기 위해 필요한 매니저 컴퓨터의 개수를 결정할 수 있는 '매니징 레벨 결정 함수'를 제공한다. 본 연구에서는 동기화 된 통신을 요구하는 응용 프로그램이 CWCE 환경에서 복수 개의 매니저 컴퓨터를 이용함으로써 보다 효율적으로 수행될 수 있음을 분석과 실험을 통해서 보이도록 하였다. The portability of Java language makes it possible to use heterogeneous computers without re-compiling of application programs. Java applet can also be transported to other computers via Web browser. In this research, a Cooperative Web Computing Environment(CWCE) that uses idle computers on the Intranet for cooperative parallel computing work is suggested. The CWCE allows to use more than a manager computer that sends applets and manages communication between other computers. The number of manager computers can be determined according to the characteristics of computing environment and any chosen application program. It can reduce the amount of communication overhead for the application programs especially with synchronized communication. For the CWCE, a decision function to determine the managing level is provided. The CWCE turns out to be useful computing environment for the applications with less computation request ratio and multi-managing can help to reduce the communication overhead especially for the applications with a high ratio of synchronization purpose communications.

고성능 부동 소수점 연산기에 대한 연구

박우찬,한탁돈,Park, Woo-Chan,Han, Tack-Don 한국정보처리학회 1997 정보처리논문지 Vol.4 No.11

부동 소수점 연산기는 고성능 컴퓨터에서 필수적이며, 최근 대부분의 고성능의 컴퓨터에서는 고성능의 부동 소수점 연산기가 내장되고 있는 추세이다. 부동 소수점 연산이 고속화 되면서 부동 소수점 연산기에서 한개의 단계를 차지하는 반올림 단계가 전체 부동 소수점 연산에 큰 영향을 미친다. 반올림 단계에서는 별도의 고속 가산기를 필요로하여 많은 처리 시간과 칩 면적을 차지하기 때문이다. 본 연구는 고성능 부동 소수점 연산기의 근 간을 이루는 부동 소수점 덧셈/뺄셈기, 곱셈기, 나눗셈기의 처리 알고리즘을 살펴보고, 이를 분석하여 새로운 반올림 처리 알고리즘을 갖는 연산기를 제안하였다. 제안된 부동 소수점 연산기들은 반올림 처리를 위한 별도의 시간을 요하지 않고, 반올림단계를 위한 가산기나 증가기를 필요로 하지 않는다. 따라서, 제안하는 부동 소수점 연산기들은 성능면이나 차지 면적 면에서 모두 효율적이다. An FPU(Floating Point unit) is the principle component in high performance computer and is placed on a chip together with main processing unit recently. As a Processing speed of the FPU is accelerated, the rounding stage, which occupies one of the floating point Processing steps for floating point operations, has a considerable effect on overall floating point operations. In this paper, by studying and analyzing the processing flows of the conventional floating point adder/subtractor, multipler and divider, which are main component of the FPU, efficient rounding mechanisms are presented. Proposed mechanisms do not require any additional execution time and any high speed adder for rounding operation. Thus, performance improvement and cost-effective design can be achieved by this approach.

대형 디스플레이 환경에서 입력된 마커의 좌표 값을 이용한 인터랙션 방법

박선화(Sunhwa Park),한탁돈(Tackdon Han) 한국정보과학회 2010 한국정보과학회 학술발표논문집 Vol.37 No.1B

최근 디스플레이가 대형화되고 고해상도화 되면서 단순한 정보를 보여주는 단방향 디스플레이에서 사용자가 디스플레이와 상호작용 할 수 있는 환경을 제공해주는 양방향 인터랙티브 디스플레이로 진화하고 있다. 본 논문에서는 이러한 문제점을 해결하기 위하여 대형 디스플레이 환경에서 비주얼 코드를 이용하여 사용자가 편리하고 효과적으로 인터랙션 할 수 있는 방법에 초점을 맞추었다. 모바일 장치에 출력된 인터랙션 코드가 대형디스플레이 상단의 카메라에 입력되어 시스템은 마커의 좌표 값(x, y, z)을 얻게 된다. 모바일 장치의 기울임 정도를 마커의 좌표 값을 이용하여 판단하고 좌우 회전인 Pitch 동작과 상하회전인 Yaw 동작을 디스플레이 상의 커서에 맵핑하여 모바일 장치를 기울임으로서 커서를 조작할 수 있게 된다.

고속 병렬 승산을 위한 Wallace 트리의 수정 및 분석

모상만(Sang-Man Moh),한탁돈(Tack-Don Han) 한국정보과학회 1990 한국정보과학회 학술발표논문집 Vol.17 No.2

병렬 승산은 컴퓨터에서 뿐만 아니라 많은 디지틀 계산 분야에서 시스템의 성능을 향상시키기 위하여 사용되는 중요한 산술연산장치이다. 본 논문에서는 기존의 Wallace 트리를 수정하고 개선한 수정형 Wallace 트리를 제안하고, 그의 구성원리와 상세한 연산 동작에 대하여 기술한다. Wallace 트리에서 각 단위 셀은 기본적으로 전가산기인데, 전가산기의 올림수 출력 신호는 아무런 연산 동작 없이 1게이트 지연의 대기시간을 갖는다. 이러한 올림수 출력 신호에서의 대기시간은 Wallace 트리의 원래 구조를 수정하여 재구성함으로써 하드웨어(칩면적)를 증가시키지 않고서 쉽게 제거할 수 있다. 수정형 Wallace 트리는 기존의 Wallace 트리와 같은 하드웨어(칩면적)를 가지면서도 더 빠른 지연시간을 갖게 된다. 또한 본 논문에서는 수정형 Wallace 트리의 각 단위 셀을 설계하고 효율적인 레이아웃(layout) 방법을 제시한다. 제안한 수정형 Wallace 트리는 병렬 승산에서 뿐만 아니라 다수 피연산자 가산회로에도 쉽게 응용될 수 있다.

이중 헤드 구조의 디스크 모델을 이용한 입출력 성능 분석

이남규(Lee Nam-Kyu),한탁돈(Han Tack-Don),김신덕(Kim Shin-Dug) 한국정보과학회 1995 정보과학회논문지 : 시스템 및 이론 Vol.22 No.11

In spite of continuous attention, there has not been any significant progress in I/O performance improvement yet In particular, disk storage, which is in the core of the I/O subsystem, has not been greatly improved due to its mechanical moving components; this has resulted in a bottleneck situation In this paper, dual head disk model that has two read/write heads attached to each disk arm is proposed to improve disk system performance The proposed dual head disk model can reduce not only maximum seek distance but also average seek distance by using the closer of the two heads or by dividing the disk space into two separated regions, one for each head. And also, because the reduced seek time can decrease the queuing delay. I/O response time can be improved significantly To compare the performance of the dual head disk model with the conventional disk model, a disk simulator in which four disk scheduling algorithms are implemented has been developed. Both synthctically generated random workload and two other workloads having trace characteristics are used for performance evaluation The simulation results show higher performance by the proposed disk system as compared to the conventional disk system can be obtained under both light and heavy loads. The dual head disk model is expected to achieve better performance in an application environment that has a relatively high seek time ratio. such as on-line transaction processing. 최근 입출력 서브시스템의 성능 향상을 위한 지속적인 관심에도 불구하고 입출력의 성능 개선에 큰 진전을 보이지 못하고 있다. 특히 가장 보편적으로 사용되는 데이터 저장 장치인 디스크는 기계적으로 동작되는 요소를 포함하고 있으므로 획기적인 성능 향상은 기대하기 어렵다. 본 논문에서는 디스크의 성능을 향상시키기 위하여 이중 헤드 디스크 구조를 제안하고 일반적인 디스크와 성능을 비교 평가한다. 제안한 디스크는 두 개의 헤드가 데이터 저장 영역을 양분하여 처리하거나, 두 개의 헤드 중에서 가까운 거리에 있는 헤드를 이용하여 처리하므로 최대 탐색 거리뿐만 아니라 평균 탐색 거리를 절반으로 줄일 수 있다. 또한 단축된 탐색 시간은 기하급수적으로 증가하는 디스크 큐에서의 대기 시간을 줄일 수 있으므로 입출력 응답 시간을 크게 개선할 수 있다. 성능 평가를 위하여 시뮬레이터를 개발하고 두 가지 형태의 작업부하를 생성하여 시뮬레이션 하였다. 시뮬레이션을 수행한 결과 제안한 디스크는 낮은 부하뿐만 아니라 비교적 높은 부하에서도 일반적인 디스크보다 좋은 성능을 보였다. 이중 헤드 디스크는 디스크 접근에서 탐색 시간의 비율이 상대적으로 높은 응용 환경에 더 좋은 효과를 제공하게 된다.