http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
내장된 이중-포트 메모리의 효율적인 테스트 방법에 관한 연구
한재천,양선웅,진명구,장훈,Han, Jae-Cheon,Yang, Sun-Woong,Jin, Myoung-Gu,Chang, Hoon 대한전자공학회 1999 電子工學會論文誌, C Vol.c36 No.8
In this paper, an efficient test algorithm for embedded dual-port memories is presented. The proposed test algorithm can be used to test embedded dual-port memories faster than the conventional multi-port test algorithms and can be used to completely detect stuck-at faults, transition faults and coupling faults which are major target faults in embedded memories. Also, in this work, BIST which performs the proposed memory testing algorithm is designed using Verilog-HDL, and simulation and synthesis for BIST are performed using Cadence Verilog-XL and Synopsys Design-Analyzer. It has been shown that the proposed test algorithm has high efficiency through experiments on various size of embedded memories. 본 논문에서는 내장된 이중-포트 메모리를 위한 효율적인 테스트 알고리듬을 제안하였다. 제안된 테스트 알고리듬은 기존의 멀티-포트 메모리 테스트 알고리듬들보다 훨씬 빠르게 이중-포트 메모리를 테스트할 수 있으며, 고착 고장, 천이 고장 및 결합 고장을 완벽하게 검출할 수 있다. 또한, 본 연구에서는 제안된 알고리듬을 수행할 수 있는 BIST 회로를 Verilog-HDL을 이용하여 설계하고 시뮬레이션과 합성을 수행하였으며, BIST로 구현된 제안된 테스트 알고리듬의 높은 효율성을 다양한 크기의 내장 메모리에 대한 실험을 통하여 확인할 수 있었다.
한재천,나기열,이성철,김영석 대한전자공학회 1996 전자공학회논문지-A Vol.33 No.2
Inthis apper wa analyzed the channel-hot-electron programming characteristics of the single-poly EEPROM with different control gate and drain structures. The single-poly EEPROM uses the p$^{+}$/n$^{+}$-diffusion in the n-well as a control gate instead of the second poly-silicon. The program and erase characteristics of the single-poly EEPROM were verified using the two-dimensional device simulator, MEDICI. The single-poly EEPROM was fabricated using 0.8$\mu$m ASIC CMOS process, and its CHE programming characteristics were measured using HP4155 parameteric analyzer and HP8110 pulse gnerator. Especially we investigated the CHE programming characteristics of the single-poly EEPROM with the p$^{+}$-diffusion or n$^{+}$-diffusion in the n-well as a control gate and the LDD or single-drain structure. The single-poly EEPROM with p$^{+}$-diffusion in the n-well as a control gate and single-drain structure was programmed to about VT$\thickapprox$5V with VDS=6V, VCG=12V(1ms pulse width).th).
한재천(JaeCheon Han),강신각(SinGak Kang) 한국정보과학회 2003 한국정보과학회 학술발표논문집 Vol.30 No.2Ⅲ
VoIP(Voice over IP) 기술들 중에서 IETF(Internet Engineering Task Force)에서 제안한 텍스트 기반의 SIP(Session Initiation Protocol) 프로토콜은 다양한 애플리케이션을 개발할 수 있는 등의 장점을 가지고 있기 때문에 차세대 네트워크에서 호 설정을 위한 사실상의 표준으로 자리 잡아가고 있다. SIP는 계층적 구조를 갖는 프로토콜로서, SIP의 일부 계층은 대부분의 SIP 응용 애플리케이션에서 공통적으로 사용될 수 있다. 본 논문에서는 SIP 애플리케이션 개발에 효과적으로 사용될 수 있도록 설계 및 구현된 SIP 공통모듈에 대하여 설명한다.