RISS 검색 - 국내학술지논문

무료
기관 내 무료
유료

내보내기
내책장담기
한글로보기

정확도순

내림차순

내림차순

10개씩 출력

1
분자선에피택시성장법으로 성장한 AlAS/GaAs 에피택셜층의 특성

노동완,김경옥,이해권,No, Dong-Wan,Kim, Gyeong-Ok,Lee, Hae-Gwon 한국재료학회 1997 한국재료학회지 Vol.7 No.12
- 원문보기 2
  ScienceON
  
  코리아스칼라
본 연구에서는 분자선 에피택시 방법으로 비대칭 AIAs/GaAs(001)이중 장벽, 삼중장벽구조를 성장한 수 이를 이용하여 2단자 소자를 제작하여 전기적 특성을 분석하였다. 에피층은 쌍결정 X-ray회절 분석과 단면투과 전자현미경을 이용하여 결정성 및 격자 정합성을 확인하였다. 전기적 성능을 보다 향상시키기 위해 n-GaAs에 대한 오믹 접촉등의 소자 제작 공정을 최적화하였다. 삼중장벽 구조를 이용하여 제작한 소자의 전기적 특성 연구 결과 두개의 주요 공진 터널링 전류 피크 사이에 X-valley에 의한 구조를 확인할 수 있었으며, 이중 장벽구조에 제2의 양자우물 구조를 첨가함으로써 낮은 전압위치에서 전류 피크가 향상하는 결과를 얻었다.
2
절연막을 이용한 자기정렬 이중 리세스 공정에 의한 전력 MESFET 소자의 제작

이종람,윤광준,맹성재,이해권,김도진,강진영,이용탁,Lee, Jong-Ram,Yoon, Kwang-Joon,Maeng, Sung-Jae,Lee, Hae-Gwon,Kim, Do-Jin,Kang, Jin-Yeong,Lee, Yong-Tak 한국전자통신연구원 1991 전자통신 Vol.13 No.4
- 원문보기
본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.
3
MBE에 의한 HEMT 소자용 In0.53Ga0.47As / In0.52Al0.48As / InP 에피택셜층 성장 연구

노동완(Dong-Wan Roh),이해권(Hae-Gwon Lee),이재진(Jae-Jin Lee),편광의(Kwang-Eui Pyun),남기수(Kee-Soo Nam) 한국진공학회(ASCT) 1995 Applied Science and Convergence Technology Vol.4 No.2
- 원문보기
저잡음 HEMT 소자 제작을 위한 에피택셜 기판을 MBE 방법을 이용하여 In_(0.53)Ga_(0.47)As / In_(0.52)Al_(0.48)As / InP 물질계로 성장하였다. 기판 온도의 변화, 채널층과 격리층 사이의 성장 일시 멈춤 등의 성장 조건 변화에 따른 Hall 이동도의 변화를 연구하였다. 전자 공급층을 Si으로 델타도핑한 결과 같은 조건에서 성장기판의 온도를 520℃에서 540℃로 증가시키면 실온의 전자이동도는 7,850 ㎠/Vsec에서 9,600 ㎠/Vsec으로 증가하였으며, 격리층과 채널층 사이에서 약 50초간 성장을 일시 중단하면 이동도는 상온 측정 결과 30%, 77 K 측정 결과 100% 향상됨을 알 수 있었다. 이는 성장중 채널층의 표면 adatom의 surfaca migration 시간을 충분히 제공하여 결정결함의 감소로 계면의 급격성이 향상된 결과로 사료된다. 본 실험을 통하여 얻은 최고 이동도 값은 격리층의 두께가 100Å인 경우에 상온 측정결과 11,400 ㎠/Vsec 및 77 K 측정 결과 50,300 ㎠/Vsec이었다. The In_(0.53)Ga_(0.47)As/In_(0.52)Al_(0.48)As HEMT structures for low noise application were grown by MBE onto InP substrates. The influence of growth temperature profile, growth interruption between spacer and channel, and structural parameters on the electrical characteristics has been systematically studied based on Hall measurements. The growth of Si δ-doped structure at increased temperature gives improved mobility from 7850 ㎠/Vsec to 9600 ㎠/Vsec at 300 K. And growth of the whole layer with interruption results in increase of mobility due to a improvement of interface abruptness. Maximum mobilities with values amounting to as high as 11,400 ㎠/Vsec (300 K), 50,300 ㎠/Vsec (77 K) were obtained near d_(spacer)=100Å.