http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
양현창,신경욱,Yang, Hyun-Chang,Shin, Kyung-Wook 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.11
무선 USB 시스템의 호스트-디바이스 간에 4-way handshake 상호 인증을 위한 PRF(Pseudo Random Function)-256, PRF-64 및 데이터 암/복호 기능을 수행하는 저면적 고속 인증/보안 프로세서 (WUSB_Sec) IP를 설계하였다. PRF-256과 PRF-64는 CCM(Counter mode with CBC-MAC) 연산을 기반으로 구현되며, CCM은 AES(Advanced Encryption Standard) 암호 코어 2개를 사용하여 CBC 모드와 CTR 모드가 병렬로 처리되도록 설계되었다. WUSB_Sec 프로세서의 핵심 블록인 AES 암호 코어는 합성체 GF$(((2^2)^2)^2)$ 연산 기반의 S-Box로 설계되었으며, SubByte 블록과 키 스케줄러가 S-Box를 공유하도록 설계하여 약 10%의 면적을 감소시켰다. 설계된 WUSB_Sec IP는 약 25,000 게이트로 구현되었으며, 120MHz에 서 동작하여 480Mbps의 성능을 갖는다. A small-area and high-speed authentication/security processor (WUSB_Sec) IP is designed, which performs the 4-way handshake protocol for authentication between host and device, and data encryption/decryption of wireless USB system. The PRF-256 and PRF-64 are implemented by CCM (Counter mode with CBC-MAC) operation, and the CCM is designed with two AES (Advanced Encryption Standard) encryption coles working concurrently for parallel processing of CBC mode and CTR mode operations. The AES core that is an essential block of the WUSB_Sec processor is designed by applying composite field arithmetic on AF$(((2^2)^2)^2)$. Also, S-Box sharing between SubByte block and key scheduler block reduces the gate count by 10%. The designed WUSB_Sec processor has 25,000 gates and the estimated throughput rate is about 480Mbps at 120MHz clock frequency.
Development of interactive feature selection algorithm(IFS) for emotion recognition
양현창,김호덕,심귀보,박창현 한국지능시스템학회 2006 INTERNATIONAL JOURNAL of FUZZY LOGIC and INTELLIGE Vol.6 No.4
This paper presents an original feature selection method for Emotion Recognition which includes many original elements. Feature selection has some merits regarding pattern recognition performance. Thus, we developed a method called thee Interactive Feature Selection and the results (selected features) of the IFS were applied to an emotion recognition system (ERS), which was also implemented in this research. The innovative feature selection method was based on a Reinforcement Learning Algorithm and since it required responses from human users, it was denoted an Interactive Feature Selection. By performing an IFS, we were able to obtain three top features and apply them to the ERS. Comparing those results from a random selection and Sequential Forward Selection (SFS) and Genetic Algorithm Feature Selection (GAFS), we verified that the top three features were better than the randomly selected feature set.
감정 인식을 위한 Interactive Feature Selection(IFS) 알고리즘
양현창(Hyun-Chang Yang),김호덕(Ho-DUck Kim),박창현(Chang-Hyun Park),심귀보(Kwee-Bo Sim) 한국지능시스템학회 2006 한국지능시스템학회논문지 Vol.16 No.6
본 논문은 일반적으로 많은 특정들을 갖고 있는 패턴 분류 문제인 감정 인식을 위한 새로운 특정 선택 방법을 제안한다. ‘특정 선택’은 패턴 인식 성능의 향상에 기여하고 ‘차원의 저주’문제에도 좋은 해결책으로 많이 사용되는 방법이다. 그래서, 본 논문에서는 강화학습의 개념을 사용한 상호 작용에 의한 특정 선택 방법인 IFS(Interactiv Feature Selection)틀 고안하 였고 이 알고리즘을 사용하여 선택된 특징들을 감정 인식 시스템에 적용하여 성능이 향상됨을 확인하였다. 또한, 기존의 특정 선택 방법과의 비교를 통하여 본 알고리즘의 우수성을 확인하였다. This paper presents the novel feature selection method for Emotion Recognition, which may include a lot of original features. Specially, the emotion recognition in this paper treated speech signal with emotion. The feature selection has some benefits on the pattern recognition performance and 'the curse of dimension'. Thus, We implemented a simulator called 'IFS' and those result was applied to a emotion recognition system(ERS), which was also implemented for this research, Our novel feature selection method was basically affected by Reinforcement Learning and since it needs responses from human user, it is called 'Interactive Feature Selection'. From performing the IFS, we could get 3 best features and applied to ERS. Comparing those results with randomly selected feature set, The 3best features were better than the randomly selected feature set.
양현창(Hyun-Chang Yang),박상덕(Sang-Deok Park),신경욱(Kyung-Wook Shin) 대한전자공학회 2007 대한전자공학회 학술대회 Vol.2007 No.11
본 논문에서는 무선 USB에서 호스트와 디바이스간의 인증과 데이터 보안에 필요한 보안 알고리듬을 효율적인 하드웨어로 구현한 무선 USB 인증/보안용 프로세서 (WUSB_Sec)설계에 대해 기술한다. 무선 USB의 접속인증을 위해서는 AES-128을 사용한 CCM(Count mode with CBC-MAC) 기반의 Pseudo-Random-Function(PRF)으로 이루어지는 4-way handshake 프로토콜이 사용된다. PRF는 호스트와 디바이스의 상호 인증에 필요한 MIC을 생성하기 위한 PRF-64, MIC 생성에 사용되는 키와 데이터 암/복호 키 생성을 위한 PRF-256으로 구성되며, 인증 후 데이터 암/복호에는 CCM이 사용된다. 본 논문에서는 3가지 모드를 수행 할 수 있는 다중모드로 구현하였으며, 동작 속도의 향상을 위해 64비트의 데이터패스를 사용하였다. WUSB_Sec의 핵심 블록인 AES-128 코어는 CCM의 특성상 암호 연산만으로 구현되고, GF(((2²)²)²) composited field 연산기반의 S-Box를 이용하여 설계되었으며, 하드웨어의 최소화를 위해 SubByte연산 블록과 키 생성 블록이 S-Box를 공유하도록 설계하였다.
합성체 기반의 S-Box와 하드웨어 공유를 이용한 저면적/고성능 AES 프로세서 설계
양현창(Hyun-Chang Yang),신경욱(Kyung-Wook Shin) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.8
다양한 하드웨어 공유 및 최적화 방법을 적용하여 저면적/고성능 AES(Advanced Encryption Standard) 암호/복호 프로세서를 설계하였다. 라운드 변환블록 내부에 암호연산과 복호연산 회로의 공유 및 재사용과 함께 라운드 변환블록과 키 스케줄러의 S-Box 공유 등을 통해 회로 복잡도가 최소화되도록 하였으며, 이를 통해 S-Box의 면적을 약 25% 감소시켰다. 또한, AES 프로세서에서 가장 큰 면적을 차지하는 S-Box를 합성체 GF(((2²)²)²) 연산을 적용하여 구현함으로써 GF(2?) 또는 GF((2⁴)²) 기반의 설계에 비해 S-Box의 면적이 더욱 감소되도록 하였다. 64-비트 데이터패스의 라운드 변환블록과 라운드 키 생성기의 동작을 최적화시켜 라운드 연산이 3 클록주기에 처리되도록 하였으며, 128비트 데이터 블록의 암호화가 31 클록주기에 처리되도록 하였다. 설계된 AES 암호/복호 프로세서는 약 15,870 게이트로 구현되었으며, 100 ㎒ 클록으로 동작하여 412.9 Mbps의 성능이 예상된다. A compact and high-performance AES(Advanced Encryption Standard) encryption/decryption processor is designed by applying various hardware sharing and optimization techniques. In order to achieve minimized hardware complexity, sharing the S-Boxes for round transformation with the key scheduler, as well as merging and reusing datapaths for encryption and decryption are utilized, thus the area of S-Boxes is reduced by 25%. Also, the S-Boxes which require the largest hardware in AES processor is designed by applying composite field arithmetic on GF(((2²)²)²), thus it further reduces the area of S-Boxes when compared to the design based on GF(2?) or GF((2⁴)²). By optimizing the operation of the 64-bit round transformation and round key scheduling, the round transformation is processed in 3 clock cycles and an encryption of 128-bit data block is performed in 31 clock cycles. The designed AES processor has about 15,870 gates, and the estimated throughput is 412.9 Mbps at 100 ㎒ clock frequency
합성체 GF(((2²)²)²) 연산 기반의 S-box를 이용한 저면적 AES 암호ㆍ복호 프로세서 설계
양현창(Hyun-Chang Yang),박상덕(Sang-Deok Park),신경욱(Kyung-Wook Shin) 한국정보기술학회 2007 Proceedings of KIIT Conference Vol.2007 No.-
AES (Advanced Encryption Standard) 암호ㆍ복호 프로세서의 효율적인 저면적 설계를 위하여 다음과 같은 두 가지를 고려하였다. 첫째, 라운드 변환블록의 암호연산과 복호연산의 하드웨어 공유가 극대화되도록 설계하였다. 둘째, 라운드 변환블록에서 가장 큰 하드웨어를 차지하는 S-box를 합성체 GF(((2²)²)²) 연산을 적용하여 설계하였다. 설계된 AES 암호ㆍ복호 프로세서는 약 13,540 게이트로 구현되었으며, 70MHz@3.3v의 클록으로 동작하여 약 170Mbps의 성능이 예상된다. 따라서 무선 랜, 와이브로 등 유ㆍ무선 통신 시스템의 보안 하드웨어 구현에 사용될 수 있다. An efficient implementation of AES (Advanced Encryption Standard) encryption/decryption processor is described. In order to achieve area-efficient implementation, two design considerations are taken into account. First, the round transformation block is designed by hardware sharing for encryption/decryption. Second, the S-box that requires the largest hardware in round transformation is designed using composite-field GF(((2²)²)²) arithmetic. The designed AES processor has about 13,540 gates, and the estimated throughput is about 170Mbps at 70MHz@3.3V. It can be used in the hardware design of security algorithms of WLAN and Wibro systems.