http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
CMOS를 이용한 MB-OFDM UWB용 LNA/Down-Mixer 설계
박봉혁,이승식,김재영,최상성,Park Bong-Hyuk,Lee Seung-Sik,Kim Jae-Young,Choi Sang-Sung 한국전자파학회 2005 한국전자파학회논문지 Vol.16 No.2
본 논문에서는 $CMOS\;0.18\;{\mu}m $ 공정을 이용하여 MB-OFDM UWB용 RF 수신기의 광대역 LNA와 Down-mixer를 설계하였다. 광대역 LNA는 $3\~5\;GHz$의 대역에서 전력이득은 $12.8\~15dB$, 잡음지수는 2.6 dB 이하, 그리고 입력 IP3는 4 GHz에서 -8 dBm의 특성을 나타내고, 입출력 반사손실은 10 dB 이하의 특성을 보인다. Down-mixer는 3개의 채널에서 2 dB 이하의 gain flatness를 나타내고, 변환이득은 $-2.9\~0.4dB$의 특성을 나타낸다. 또한 LO의 leakage와 feedthrough는 각각 30 dB 이상의 특성을 나타내도록 설계하였다. In this paper, we propose the design on LNA and Down-mixer for MB-OFDM UWB using $0.18\;{\mu}m$ CMOS. LNA, Down-mixer design result shows that it covers the frequency range ken 3 GHz to 5 GHz. The LNA gain is larger than 12.8 dB, and noise figure about 2.6 dB. Double balanced differential down-mixer is designed less than 2 dB gainflatness, and it has over 30 dB LO leakage, feedthrough characteristics.
UWB 응용을 위한 고주파 CMOS VCO 설계 및 제작
박봉혁,이승식,최상성,Park, Bong-Hyuk,Lee, Seung-Sik,Choi, Sang-Sung 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.2
본 논문에서는 CMOS 0.18 ${\mu}m$ 공정을 이용하여 DS-CDMA UWB용 고주파 VCO를 설계하고 제작하였다. 위상 잡음 특성을 좋게 하기 위해서 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계하였고, varactor를 이용하여 주파수를 조정하였다. 또한 전류원의 1/f 잡음 신호를 줄이기 위해 저항을 이용하여 전류원을 구성하였다. 스펙트림 분석기를 이용한 측정을 위해 칩 내부에 고속 동작을 위한 인버터 버퍼를 추가로 설계하였다. 제작한 VCO의 core size는 $340{\mu}m{\times}535{\mu}m$이고, 측정한 VCO의 위상 잡음은 1-MHz offset에서 -107 dBc/Hz의 특성을 나타내고, 주파수 조정 범위는 $7.09{\sim}7.52$ GHz의 특성을 보인다 Harmonic suppression은 32 dB, VCO core의 전류 소모는 1.8 V 공급 전압에서 2 mA의 저전력 소모를 나타내도록 설계하였다. In this paper, we propose the design and fabrication on high frequency CMOS VCO for DS-UWB(Direct-Sequence Ultra-WideBand) applications using 0.18 ${\mu}m$ process. The complementary cross-coupled LC oscillator architecture which is composed of PMOS, NMOS symmetrically, is designed for improving the phase noise characteristic. The resistor is used instead of current source that reduce the 1/f noise of current source. The high-speed buffer is needed for measuring the output characteristic of VCO using spectrum analyzer, therefore the high-speed inverter buffer is designed with VCO. A fabricated core VCO size is $340{\mu}m{\times}535{\mu}m$. The VCO is tunable between 7.09 and 7.52 GHz and has a phase noise lower than -107 dBc/Hz at 1-MHz offset over entire tuning range. The measured harmonic suppression is 32 dB. The VCO core circuit draws 2.0 mA from a 1.8 V supply.
CMOS 0.18 μm 공정을 이용한 MB-OFDM UWB용 VGA 설계
이승식,박봉혁,김재영,최상성,Lee Seung-Sik,Park Bong-Hyuk,Kim Jae-Young,Choi Sang-Sung 한국전자파학회 2005 한국전자파학회논문지 Vol.16 No.2
본 논문은 $CMOS\;0.18\;{\mu}m$ 고정을 이용한 MB-OFDM UWB용 VGA를 설계하였다. 제 안된 VGA는 $-6\~45dB$의 가변이득 조정이 가능하고 3 dB Bandwidth는 필요 성능인 264 MHz를 만족하였다. 2단 연속 구조인 증폭부와 DC 성분을 제거하는 DC offset canceller로 구성되어 있고 1.8 V 바이어스에 4 mA 소비 전류를 만족하였다. In this paper, we have proposed VGA fur MB-OFDM UWB application using $CMOS\;0.18\;{\mu}m$ technique. The proposed VGA can vary power gain from 45 dB to -6 dB and 3 dB band width is more than 264 MHz. It has 3-stage cascade structure and DC offset cancellation. It consumes less, than 4 mA for 1.8 V bias voltage.
A Wideband Down-Converter for the Ultra-Wideband System
김창완,이승식,박봉혁,김재영,최상성,이상국,Kim Chang-Wan,Lee Seung-Sik,Park Bong-Hyuk,Kim Jae-Young,Choi Sang-Sung,Lee Sang-Gug The Korean Institute of Electromagnetic Engineerin 2005 한국전자파학회논문지 Vol.16 No.2
본 논문은 MB-OFDM UWB 시스템에 적용할 수 있는 직접 변환 방식용 하향 주파수 변환기 구조를 제안한다. 제안하는 주파수 변환기 구조는 $3\~5\;GHz$ 광대역 입력 매칭을 하기 위해 일반적으로 CMOS로 구성된 트랜스컨덕턴스 회로를 사용하지 않고, 저항을 사용하였다. 하향 주파수 변환기는 $0.18\;{\mu}m$ CMOS 공정으로 구현하였으며, 측정 결과 3개의 UWB 채널에 대하여 최소 +3 dB의 주파수 변환 이득과 각각 3 dB 이하의 게인 평탄도를 보이며, 1.8 V dc Power supply에서 0.89 mA를 소비한다. In this paper, we propose a direct conversion double-balanced down-converter fer MB-OFDM W system, which is implemented using $0.18\;{\mu}m$ CMOS technology and its measurement results are shown. The proposed down-converter adopts a resistive current-source instead of general transconductance stage using MOS transistor to achieve wideband characteristics over RF input frequency band $3\~5\;GHz$ with good gain flatness. The measured conversion gain is more than +3 dB, and gain flatness is less than 3 dB for three UWB channels. The dc consumption of this work is only 0.89 mA from 1.8 V power supply, leading to the low-power W application.
전력증폭기의 효율 및 선형성 개선을 위한 포락선 제거 및 복원 송신기
조영균(Young-Kyun Cho),김창완(Changwan Kim),박봉혁(Bong Hyuk Park) 한국전자파학회 2015 한국전자파학회논문지 Vol.26 No.3
본 논문에서는 3-레벨 인코딩 기법을 적용하여 시스템의 효율과 선형성을 개선할 수 있는 새로운 구조의 EER 송신기를 제안하였다. 제안된 송신기는 첨두 전력 대 평균 전력비에 상관없이 동일한 크기의 신호만을 증폭하고, 채널대역 내의 양자화 노이즈를 감소시켜 높은 효율을 얻을 수 있으며, 포락선 신호와 위상 신호 간 시간 부정합 특성을 개선하여 높은 선형성을 가질 수 있도록 하였다. 130 nm CMOS 공정으로 제작된 송신기 칩은 8.5 dB의 첨두 전력 대 평균전력비를 갖는 LTE 20 MHz 신호에 대해 2.13 GHz의 반송주파수에서 3.7 %의 오류 벡터 크기와 37.5 dBc의 인접 채널 누설비 특성을 보인다. An envelope elimination and restoration transmitter that uses a tri-level envelope encoding scheme is presented for improving the efficiency and linearity of the system. The proposed structure amplifies the same magnitude signal regardless of the input peak-to-average power ratio and reduces the quantization noise by spreading out the noise to the out-of-band frequency, resulting in the enhancement of power efficiency. An improved linearity is also obtained by providing a new timing mismatch calibration technique between the envelope and phase signal. Implementation in a 130 nm CMOS process, transmitter measurements on a 20-MHz long-term evolution input signal show an error vector magnitude of 3.7 % and an adjacent channel leakage ratio of 37.5 dBc at 2.13 GHz carrier frequency.