http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
김대환(Kim, Daewhan),김진영(Kim, Jin-Yeong) 한국교육재정경제학회 2011 敎育財政 經濟硏究 Vol.20 No.2
2006년 1학기부터 2010년 1학기까지의 학자금 대출 자료를 바탕으로 학자금 대출에 대한 수요함수를 추정하였다. 추정은 학생 개인 자료를 대출자의 소득, 대학 및 전공, 학년, 학점 등을 근거로 그룹으로 나눈 후 이를 다시 집계하는 방식으로 이루어졌다. 수요함수의 추정결과 학자금 대출에 대한 수요는 이자율과 음의 상관관계를 갖는 것을 확인하였고, 또 학기효과(1학기 수요가 2학기 수요보다 높음)와 시간효과(수요가 해마다 증가하는 추세가 있음)의 존재도 관찰하였다. 추정된 수요함수를 바탕으로 2010년 2학기의 학자금 대출을 추정한 결과 매우 근사한 값을 얻었으며 이를 근거로 2014년까지 학기별 대출자 수를 예측해 보았다. 이런 예측에서 정책의 변화, 특히 이자율 변화 및 학자금대출자격완화의 효과까지 점검할 수 있었는데 이자율 변화는 대출액이나 대출 자 수에 적지 않은 영향을 줄수 있지만 학자금 대출 자격 완화는 큰 영향을 주지 못하는 것으로 나타났다. We estimated the demand for student loans using the loan approval data for the period from spring 2006 to spring 2010. Our findings are: (1) There is a negative relationship between the interest rate and the demand for student loans; (2) There exists the "semester effect," i.e. the demand for student loans is higher in the spring semester than in the fall semester; (3) The demand for student loans tends to increase over time. Using the estimated demand function, we predicted the student-loan demand of each semseter between fall 2010 to fall 2014. We also examined the effect of interest rate changes and eligibility changes on the student-loan demand.
시뮬레이션을 이용한 웨이퍼 FAB 공정에서의 병목 공정 탐지 프레임워크
양가람(Karam Yang),정용호(Yongho Chung),김대환(Daewhan Kim),박상철(Sang Chul Park) (사)한국CDE학회 2014 한국CDE학회 논문집 Vol.19 No.3
This paper presents a bottleneck detection framework using simulation approach in a wafer FAB (Fabrication). In a semiconductor manufacturing industry, wafer FAB facility contains various equipment and dozens kinds of wafer products. The wafer FAB has many characteristics, such as re-entrant processing flow, batch tools. The performance of a complex manufacturing system (i.e. semiconductor wafer FAB) is mainly decided by a bottleneck. This paper defines the problem of a bottleneck process and propose a simulation based framework for bottleneck detection. The bottleneck is not the viewpoint of a machine, but the viewpoint of a step with the highest WIP in its upstream buffer and severe fluctuation. In this paper, focus on the classification of bottleneck steps and then verify the steps are not in a starvation state in last, regardless of dispatching rules. By the proposed framework of this paper, the performance of a wafer FAB is improved in on-time delivery and the mean of minimum of cycle time.