VLSI 時代에 있어서 집적회로 제조상의 문제점들

黃好正(Ho-Jung Hwang) 대한전기학회 1983 전기의 세계 Vol.32 No.6

고분자 전해질막 연료전지 분리판 성능평가

황호정(Hwang, Ho-Jung),양태현(Yang, Tae-Hyun),윤영기(Yoon, Young-Gi),이원용(Lee, Won-Yong),설용건(Shul, Yong-Gun),김창수(Kim, Chang-Soo) 한국신재생에너지학회 2005 한국신재생에너지학회 학술대회논문집 Vol.2005 No.06

고분자전해질 연료전지는 자동차, 분산전원 및 이동전원 등에 대한 차세대 에너지원으로 채택 가능성이 높아지고 있다. 고분자전해질 연료전지 시스템의 상용화를 위한 가장 큰 걸림돌 중 한 가지로 가격문제를 들 수 있는데, 연료전지 스택이 전체 가격의 약 50%를 차지하고 있다. 또한 스택을 구성하는 요소 중 분리판의 가격 비중은 약 30%를 차지하고 있어, 분리판의 생산단가 저감은 연료전지의 상용화를 위해 반드시 해결해야 될 문제이다. 본 연구에서는 탄소를 재료로 하는 분리판에 대한 연구를 수행하였으며, 압축성형방식으로 제작된 다양한 복합재료 분리판 및 흑연 분리판에 대한 기계적 강도, 물리적 특성, 화학적 안정성을 조사하였으며, 가흑 운전 시 분리판내에 함유되어있는 고분자 성분의 침출에 의한 연료전지의 성능변화가 발생하는지 확인하였으며 이에 대한 단위전지의 성능평가를 수행하였다. 이러한 결과를 토대로 최적의 압축성형 복합체 분리판 제작 방향을 제시하고, 보다 신뢰성 있는 분리판 성능평가 기준을 확립하고자 하였다.

광기억 소자용InOx와 SnOx 박막층의 광학적 Parameter 변화 관측 및 그 medsnism 해석에 관한 연구

黃好正(Ho-Jung Hwang) 대한전기학회 1986 전기학회논문지 Vol.35 No.10

이중 완전 Shuffle을 이용한 Radix-4 FFT 프로세서의 설계

황명하,황호정,Hwang, Myoung-Ha,Hwang, Ho-Jung 대한전자공학회 1990 전자공학회논문지 Vol. No.

본 논문에서는 레딕스(radix)-2 FFT 알고리듬에 이용하였던 완전 셔플(shuffle)을 확장하여 새로이 얻은 이중 와전 셔플을 적용하여 레딕스-4 FFT 프로세서를 설계하였다. 이 FFT 프로세서는 버터플라이 연산 회로, 입, 출력값과 계수의 번지 발생기, 입, 출력값을 일시 저장하는 레지스터와 제어회로로 구성된다. 또한 입, 출력값과 계수를 저장하기 위해 외부 RAM과 ROM을 필요로 한다. 버터플라이 회로는 12개의 곱셈기와 덧셈기, 뺄셈기, 딜레이 시프트 레지스터(delay shift register)로 되어 있다. 25MHz two phase 클럭으로 동작하는 이 프로세서는 256-절 FFT를 6168 클럭, 즉 247 us 에 계산을 하며 또한, 사용자가 4, 16, 64, 256- 점까지 임의의 점을 선택할 수 있는 유연성을 갖는다. 그리고 2-um 이중 메탈 CMOS 공정을 이용하여 28000 여개의 트랜지스터와 55개의 패트를 $8.0{\times}8.2mm^2$면적에 설계할 수 있었다. This paper describes radix-4 Fast Fourier Transform (FFT) Processor designed with the new twice perfect shuffle developed from a perfect shuffle used in radix-2 FFT algorithm. The FFT Processor consists of a butterfly arithmetic circuit, address generators for input, output and coefficient, input and output registers and controller. Also, it requires the external ROM for storage of coefficient and RAM for input and output. The butterfly circuit includes 12 bit-serial ($16{\times}8$) multipliers, adders, subtractors and delay shift registers. Operating on 25 MHz two phase clock, this processor can compute 256 point FFT in 6168 clocks, i.e. 247 us and provides flexibility by allowing the user to select any size among 4,16,64,and256points. Being fabricated with 2-um double metal CMOS process, it includes about 28000 transistors and 55 pads in $8.0{\times}8.2mm^2$area.

플라즈마 증착 형상 모의 실험기의 앞덮개 효과를 고려한 근사 해석적 모델에 관한 연구

이강환,손명식,황호정,Lee, Kang-Whan,Son, Myung-Sik,Hwang, Ho-Jung 대한전자공학회 1999 電子工學會論文誌, D Vol.d36 No.1

본 논문에서는 반응로 안에서 쌍극성 확산장의 거리 확장에 따르는 앞덮개(Presheath)영역에서의 효과를 고려하고, 앞덮개 영역 내에서 이온과 중성자간의 충돌을 고려한 입사각 분포에 따른 에너지 플럭스를 계산하였다. 이론의 각분포 현상과 에너지 플럭스 분포를 이온의 온도와 함께 앞덮개 효과를 고려된 새로운 근사 해석적 모델을 제시한다. 실제 식각 공정에 대한 실험결과 충돌이 없는 덮개에서도 이온의 입사각이 산란되는 현상이 나타난다. 이 현상은 이온의 앞덮개지역을 통과하면서 쌍극성 확산장(ambipolar diffusion field)에 의해 운동에너지를 얻게 되는데, 이때 얻어진 운동에너지가 가스 분자 충돌에 의해 변화는 효과 때문이라고 볼 수 있다. 제안된 근사적 해석모델을 이용하여 트렌치에서의 중착 형상을 모의실험 하였다. In this work, we consider the effect of the presheath on the ion angular distribution. The recent shows the ion-neutral collision in the presheath and the calculated energy flux with the ion angular distribution at the presheath edge in plasma reactor. We also propose a new approximation analytical model for the ion angular distribution and the energy flux distribution with ion temperature. The ion passing the presheath region, Shows a ion scattering effect without ion-neutral collisions. This because the kinetic energy by the ambipolar diffusion field is changed by the gas collision,. Using the proposed approximation analytical model, we show the simulated results of a deposit profile on variable trench shape.

Ag 담지된 LaSrCoFeO₃ 섬유상 perovskite 촉매의 탄소 입자상 물질의 산화반응

이찬민,전유권,황호정,지윤성,권오찬,전옥성,설용건,Lee, Chanmin,Jeon, Yukwon,Hwang, Ho Jung,Ji, Yunseong,Kwon, Ohchan,Jeon, Ok Sung,Shul, Yong-Gun 한국화학공학회 2019 Korean Chemical Engineering Research(HWAHAK KONGHA Vol.57 No.4

디젤엔진 시스템은 미세먼지 배출의 엄격해진 저감/제어 기준을 충족하기 위해서 산화촉매는 매우 중요한 기술 중에 하나이다. 본 연구에서는 효율적인 soot산화의 촉매로 Ag 나노입자가 loading된 $La_{0.6}Sr_{0.4}Co_{0.2}Fe_{0.8}O_3$ 섬유상 web 촉매를 제시하였다. 제조된 촉매는 FE-SEM, EDS mapping, XRD, XPS 분석을 통해 특성을 평가하였다. Soot 산화성능측정결과 Ag의 효율적인 촉매특성과 증가된 soot입자와 표면의 접촉면적으로 인하여 50% 산화온도 평가($T_{50}=490^{\circ}C$)에서 자연적인 산화보다 $151^{\circ}C$ 가속화된 것을 확인하였다. 따라서 Ag가 loading된 촉매와 3차원적인 web 구조는 soot 산화에 효율적인 촉매후보군으로 확인하였다. The catalytic combustion of particulate matter (PM) is one of the key technologies to meet emission standards of diesel engine system. Therefore, we herein suggest Ag loaded $La_{0.6}Sr_{0.4}Co_{0.2}Fe_{0.8}O_3$ perovskite web catalyst. They were produced by the electrospinning method. FE-SEM, EDS mapping, XRD, XPS were studied to investigate the crystal and morphological structures of loaded Ag particles and $La_{0.6}Sr_{0.4}Co_{0.2}Fe_{0.8}O_3$ perovskite web catalyst. Following the catalytic soot oxidation, we found that the Ag loaded $La_{0.6}Sr_{0.4}Co_{0.2}Fe_{0.8}O_3$ perovskiteweb catalyst showed the higher catalytic activities (e.g., $T_{50}=490^{\circ}C$) than the only $La_{0.6}Sr_{0.4}Co_{0.2}Fe_{0.8}O_3$ perovskite web catalyst (e.g., $T_{50}=586^{\circ}C$). Thus, this finding suggests that Ag loaded $La_{0.6}Sr_{0.4}Co_{0.2}Fe_{0.8}O_3$ perovskite web catalyst can be a promising candidate for enhancing the soot oxidation.

SLIP 현상 및 공정소모 POWER를 최소화하기 위한 RTA 제작

권경섭,장현용,황호정,Kwon, Kyung-Sup,Jang, Hyun-Ryong,Hwang, Ho-Jung 대한전자공학회 1989 전자공학회논문지 Vol. No.

본 연구에서는 텅스텐 할로겐 램프를 사용한 RTA(or RTP) 장치를 제작하여 웨이퍼 가장자리와 내부사이의 서로 다른 반사계수를 갖는 반사판을 사용하여 $1300^{\circ}C$에서 최소 2개까지 슬립 (${\2"}$ wafer) 발생억제 효과를 얻을 수 있었다. 뿐만 아니라 웨이퍼 주위에 흑연환을 씌워 경계에서 잃는 온도 보상효과를 주어 슬립 생성을 억제시킬 수 있었다. 또한 소모전력감소 및 슬립현장을 동시에 줄이기 위한 또 다른 방법으로 Two-channel heating을 제시하였다. Rapid thermal annealing system using tungsten halogen lamps and reflectors was developed to get 2 slips per ${\2^'}$ wafer at least at $1300^{\circ}C$. Reflectors are different in reflectance between the edge and the center of an wafer. Slip generation could be suppressed by placing a graphite ring around the wafer. The two-channel heating is proposed as the others solution to reduce the power consumption and the slip generation simultaneously.

국부 셀 격자 결함 모델을 사용한 극 저 에너지 이온 주입에 관한 연구

권오근,강정원,황호정,Kwon, Oh-Keun,Kang, Jeong-Won,Hwang, Ho-Jung 대한전자공학회 1999 電子工學會論文誌, D Vol.d36 No.7

We have investigated effects of local damage accumulation for ultra-low energy As and B ion implant using highly efficient molecular dynamics(MD) scheme. We simulated ion implantation by MD simulation using recoil ion approximation (RIA) method and local cell damage accumulation (LCDA) model proposed in the paper. Local damage accumulation probability function consisted of deposited energy in a unit cell, implant dose rate, target material, projectile atom, and recoil event number. The simulated results were good agreement with the experimental and other simulated results. The MDRANGE results without damage accumulation were different from SIMS data in the tail region. We also simulated 2 dimensional dopant and damage profiles using the local damage accumulation model and recoil ion approximation method. 본 논문은 극 저 에너지 이온 주입의 원자단위 연구를 위하여 국부 셀 격자결함 축적 모델(local cell damage accumulation model)을 제안하고, 분자 역학 방법(molecular dynamics method)을 사용한 이온 주입 시뮬레이션 결과를 보여주고 있다. 국부 격자 결함 확률 축적 함수는 각 단위 셀에 축적된 에너지, 이온빔 전류, 기판 물질, 주입 이온과 이온 발생 순서 등으로 구성되어 있다. 시뮬레이션 결과는 SIMS 측정치 및 다른 분자 역학 시뮬레이션과 잘 일치한다. 격자결함을 고려하지 않는 MDRANGE는 격자결함으로 인한 채널링 억제 효과가 나타나지 않기 때문에 불순물 분포의 꼬리 부분에서 많은 차이를 보였다. 또한 국부 격자결함 축적 모델을 사용한 경우와 이를 고려하지 않는 경우의 불순물과 격자결함에 관한 2차원 분포를 계산하여 국부적으로 축적된 격자결함이 이온의 진행에 큰 영향을 미치는 것으로 나타났다.

The Placement Algorithm of the Shuffle-Exchange Graph Using Matrix

하기종,최영규,황호정,Hah, Ki Jong,Choi, Young Kyoo,Hwang, Ho Jung The Institute of Electronics and Information Engin 1987 전자공학회논문지 Vol.24 No.2

The shuffle-exchange graph is known as a structure to perform the parallel algorithms like Discrete Fourier Transform(DFT), matrix multiplication and sorting. In this paper, the layout for the shuffle-exchange graph is described and this layout places emphasis on the placement of nodes that has the capability to have as small area as possible, have as a small number of crossings as possible, and have as short wires as possible. The algorithm corrdsponding these conditions is proposed and each evaluation factor and the placement of the N-node shuffle-exchange graph is performed with FORTRAN and BASIC program, and these results are calcualted.

필더 Length를 가변할 수 있는 FTR 디지탈 필터 및 힐버트 변환기의 설계

김세중(Se Jung Kim),황호정(Ho Jung Hwang) 대한전기학회 1988 대한전기학회 학술대회 논문집 Vol.1988 No.7