분산 무선통신망에서 CSMA 성능 개선에 관한 연구

조병록(Cho Byung Lok),최형진(Choi Hyung Jin),박병철(Park Byung Chul) 한국통신학회 1993 한국통신학회 학술대회논문집 Vol.12 No.1

LMDS 역방향 채널의 블록 버스트 복조에 대한 심벌타이밍과 반송파 동기의 성능 분석

조병록,임형래,박솔,Cho, Byung-Lok,Lim, Hyung-Rea,park, Sol 한국전자파학회 1999 한국전자파학회논문지 Vol.10 No.1

본 논문에서는 LMDS(Local Multipoint Distributed Services) 시스템의 역방향 채널에서 TDMA(Time D Division Multiple Access) 방식으로 ATM(Asynchronous Transfer Mode) 셀을 효율적으로 전송하기 위해 전치부호를 줄일 수 있는 블록복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스댐을 제안하고. 블록복 조의 동기성능을 향상시키기 위해 새로운 반송파 동기회로를 설계하였다. 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복조 방식 시스템은 LMDS 환경에서 ATM 셀 단위의 버스트 데이터로 반송파 위상동 기. 심별 타이밍 동기, 슬롯 타이밍 동기 등을 수행할 때 전치부호를 아주 적게 사용하므로 효율적인 프레임 전송을 얻어질 수 있도록 하고 있다. 본 논문에서 제안한 블록동기복조 알고리즘을 적용한 $\pi$/4 QPSK 변복 조 방식 시스템을 모의설험을 통하여 분석한 결과. 페이딩 환경에서 심벌 타이멍 옹기, 주파수 오프셋, 반송 파 위상동기할 때 전치부호를 아주 적게까지 줄이더라도 좋은 성능을 발휘함을 확인할 수 있었다. In this paper, we propose $\pi$/4 QPSK scheme with block modulation algorithm, which can reduce preamble in order to transmit ATM cell efficiently in the uplink channel of LMDS, and also designed a new carrier recovery circuit which can improve carrier synchronization performance of block demodulation algorithm. The $\pi$/4 QPSK scheme employing the proposed block modulation algorithm achieved efficient frame transmission by making use of a few preamble when carrier synchronization, symbol timing synchronization and slot timing synchronization were performed by burst data of ATM cell in LMDS environment. For performance evaluation of the proposed method, a simulation analyzing the variation of carrier synchronization, symbol timing synchronization and slot timing synchronization using LMDS environment and burst mode condition was executed. In the simulation, the proposed method showed a good performance even though the reduced preamble as a few aspossible when carrier synchronization, symbol timing synchronization and slot timing synchronization is performed.

ISDN 복합 단말기 구현에 관한 연구

조병록(Byung Lok CHO),장운석(Woon Suk CHANG),곽경원(Kyeng Weon KWAK),박병철(Byung Chul PARK) 한국통신학회 1990 한국통신학회 학술대회논문집 Vol.1990 No.8

DMT시스템에서 ADSL 칩 설계를 위한 동기화 파라미터에 관한 연구

조병록,박솔,김영민,Cho, Byung-Lok,Park, Sol,Kim, Young-Min 한국정보통신학회 1999 한국정보통신학회논문지 Vol.3 No.3

본 논문에서는 ADSL용 칩 설계를 위한 동기화 파라미터 값을 도출하기 위하여 컴퓨터 모의수행으로 STR과 프레임동기의 성능을 분석한다. ADSL에 적합한 PLL루프를 분석하고 설계를 하며, 이러한 결과를 통하여 ADSL칩 설계를 위한 STR의 최적 파라미터 값을 얻는다. 또한 여러 가지 알고리즘으로 프레임동기를 수행할 때, 컴퓨터 모의수행으로 FER(Frame Error Rate)의 성능을 분석했고, 프레임 offset의 효과를 분석했다. In this paper, to draw out the parameter of synchronization for ADSL(Asymmetric Digital Subscriber Line) chip design, we analyze the performance of STR(Symbol Timing Recovery) and frame synchronization with computer simulation. We analyze and design PLL(Phase Lock Loop) loop for ADSL. As a result, we obtained the optimum parameter of STR to design ADSL chip. Also, when performed frame synchronization with several algorithm, we analyzed the performance of FER(Frame Error Rate) and the effect of frame offset with computer simulation.

산업재해 예방을 위한 빅 데이터 처리 및 분석 모델에 관한 연구

조병록(Byung lok Cho),김동현(Dong Hyun Kim) 한국산학기술학회 2015 한국산학기술학회 학술대회 Vol.2015 No.1

최근 국가산업단지 내 발생한 사고가 134건이며, 이중 화재 및 폭발사고가 75건으로 나타났다. 이러한 사고들을 예방하기위해 산업설비에 센서를 설치하여 데이터를 분석하고 센서 데이터 이외의 산업 재해 관련 정보와 비교하여 산업재해를 예방할 수 있는 방법이 필요하다. 따라서 본 논문에서 센서로부터 수집된 정보를 복합 이벤트 처리 방식에 따라 패턴을 정의하고, RSS 기법을 사용하여 수집된 정보와 비교분석한 데이터를 바탕으로 단계별 위험도를 구분하는 산업재해 예방을 위한 빅데이터 처리 및 분석 모델을 제시했다.

멀티미디어 환경에서 LAN성능향상을 위한 토폴로지 성능분석

조병록 ( Byung-lok Cho ),임성진 ( Sung-jin Lim ),송재철 ( Jai-chul Song ) 한국인터넷정보학회 2001 인터넷정보학회논문지 Vol.2 No.5

본 논문에서는 멀티미디어 환경에서 La치 성능향상을 위하여 ATM-LAN으로 구성하여 토폴로지에 따라 네트워크를 분석한다. 노드 변화에 따라 스타, 링, 메쉬 토폴로지에서 Email, FTP, Http 서버의 작업처리 시간을 분석한다. 토폴로지에 따라 Email 송, 수신율의 변화와 Email, FTP, Http서버의 부하량을 분석한다. 본 논문에서 구성한 네트워크는 단지 어떤 토폴로지에서 서버에 걸리는 부하를 최소로 할 수 있는가를 고찰할 수 있었다. In this paper, we analyze networks in accordance with topology which consists of ATM-LAN in order to enhance performance in multimedia environment. We analyze job processing time of Email, FTP and Http server for variance of node in star, ring and mesh topology. We analyze a load factor of Email, FTP and Http server and variance of sending/receiving rate for various topology. We examined that the constituent networks in this paper can minimize load of server in any other topology.

새로운 SW-DMF를 이용한 DS-SS/CDMA 시스템 수신기의 PN 코드동기 포착 시스템의 설계

조병록,이강현,하석기,Cho, Byung-Lok,Rhee, Kang-Hyeon,Ha, Suk-Ki 대한전자공학회 2001 電子工學會論文誌-CI (Computer and Information) Vol.38 No.4

본 논문에서는 주기가 긴 PN(Pseudo Noise) 확산부호의 DS-SS/CDMA(Direct Sequence Spread Spectrum Code Division Multiple Access) 시스템에서, 새로운 구조인 스위칭 방법 DMF(Digital Matched Filter)를 이용한 고속 PN 코드 동기포착시스템의 평균 포착시간과 하드웨어 설계를 제안한다. 실제로 DMF를 이용하는 PN 코드 동기포착시스템은 매우 복잡하고 비용이 높으며 많은 전력이 소모된다. 제안한 스위칭 방법을 이용한 PN 코드 동기포착시스템은 이러한 단점블을 극복할 수 있다. 띠라서, 하드웨어의 구조를 단순화시키고, 정합필터나 직렬 상관기를 사용하는 기존의 접근방식에 비하여 면적을 약 1/5로 적게 하면서 저전력을 얻을 수 있었다. 또한, 제안한 시스템 구조는 필터링 이후에 오는 제곱화로 생략될 수 있어 단순화되고 제어가 용이하다. In this paper, we propose an average acquisition time and hardware design of high speed PN code synchronous acquisition system using DMF(Digital Matched Filter) with new switching method in DS-SS/CDMA(Direct Sequence Spread Spectrum Code Division Multiple Access). In reality, the PN code synchronous acquisition system using DMF has very complicated hardware, high cost and high power consumption. The PN code synchronous acquisition system using proposed switching method DMF can overcome those disadvantages. Therefore, we can make hardware simple and obtain low power and high density by reducing the area by 1/5 against the conventional approaches of using either the matched filters or the serial correlators. The proposed system architecture is also simple and easily controllable since there is no square-term circuit after execution of digital filtering.

금속 환경에서 RFID Tag 인식률 개선 방안

조병록(Byung-Lok Cho),김영택(Young-baig Kim),전은만(eun man jeon) 한국통신학회 2007 한국통신학회 학술대회논문집 Vol.2007 No.7

New High Speed Parallel Multiplier for Real Time Multimedia Systems

조병록,이명옥,Cho, Byung-Lok,Lee, Mike-Myung-Ok Korea Information Processing Society 2003 정보처리학회논문지 A Vol.10 No.6

In this paper, we proposed a new First Partial product Addition (FPA) architecture with new compressor (or parallel counter) to CSA tree built in the process of adding partial product for improving speed in the fast parallel multiplier to improve the speed of calculating partial product by about 20% compared with existing parallel counter using full Adder. The new circuit reduces the CLA bit finding final sum by N/2 using the novel FPA architecture. A 5.14nS of multiplication speed of the $16{\times}16$ multiplier is obtained using $0.25\mu\textrm{m}$ CMOS technology. The architecture of the multiplier is easily opted for pipeline design and demonstrates high speed performance. 본 논문에서는 고속 병렬 곱셈기에서 속도향상을 위해 부분 곱을 가산하는 과정에 구성되는 CSA(Carry Select Adder) 트리에 새로운 압축기를 적용한 새로운 첫 번째 부분 곱가산(First Partial Product Addition : FPA)를 제안하여 기존의 전가산기를 이용한 병렬가산기보다 부분곱을 계산하는 속도를 약 20% 개선할 수 있게 했다. 새로운 회로는 새로운 FPA 구조를 사용하여 최종 합 CLA 비트를 N/2로 줄인다. 2.5v 0.25um CMOS 기술을 이용하여 제작된 16${\times}$16 곱셈기는 5.14nS의 곱셈 고속을 얻었다. 이 곱셈기의 구조는 파이프라인 설계에 용이하며 고성능을 낸다.

디지털 MMDS 방식의 국내환경에서 기지국 송신출력에 따른 링크버짓 및 셀 간섭 분석

조병록,Cho, Byung-Lok 한국정보처리학회 2002 정보처리학회논문지 C : 정보통신,정보보안 Vol.9 No.3

본 논문은 무선인터넷서되스의 기반기술인 무선CATV 시스템 방식중에 디지털 MMDS(Multipoint Multichannel Distribution System)의 시스템 파라미터에 따른 링크버짓 분석과 송신 출력과 변조방식에 따른 셀반경을 제시한다. 또한, 본 논문에서는 셀 분할에 따른 C/I와 가입자수를 제시한다. 본 논문에서, 디지털 MMDS의 시스템 파라미터에 따른 링크버짓 분석한 결과를 토대로 0dBW에서 -9dBW가지 송신출력과 QPSK, 16QAM, 그리고 64QAM 변조방식에 따라 구한 결과의 셀 반경은 최대 134km에서 최소 4.3km가지 가능했다 또한, 본 논문에서, 4섹터, 6섹터 그리고 8섹터 셀에서, 편파, 주파수 대역, 주파수 재사용 빈도, C/I에 따라 구한 결과의 가입자수는 최대 5,200DSI(Digital Subcriber Interface)에서 최소 1,300DSI까지 가능했다. In this paper, we present both the link budget analysis according to system parameters and the cell coverage according to transmitter power and modulation scheme of digital MMDS among the wireless CATV system methods which is bated on the wireless internet service. Also, in this paper, we present C/I and number of subscriber according to splitting cell. In this paper, the cell coverage of which obtain the results according to both transmitter power from 0dBW to -9dBW and modulation scheme of QPSK, 16QAM and 64QAM based on link budget was analysis for system parameter of digital MMDS was able to provide from maximum 134km to minimum 4.3km. Also, in this paper, the number of subscriber of which obtain the results according to polarization wave, frequency of frequency reuse and C/I in 4. 6 and 8 sectors was able to provide from maximum 5,200DSI to minimum 1,300DSI.