병렬 컴퓨터를 위한 저지연 프로그램형 조견표 경로지정 엔진

장래혁(Naehyuck Chang) 한국정보과학회 2000 정보과학회 컴퓨팅의 실제 논문지 Vol.6 No.2

병렬 컴퓨터의 메시지 전달에서 응용에 관계없이 일반적으로 우수한 경로 지정 및 스위칭 정책은 존재하지 않으므로, 사용자가 응용에 따라서 정책을 변경할 수 있게 하는 것이 바람직하다. 본 논문에서는 마이크로프로세서 구조에 기초한 경로 지정 엔진과는 달리, 성능의 감소 없이 융통성 있는 경로지정과 스위칭 기능을 수행할 수 있는 조견표(look-up table) 경로 지정 엔진의 구현에 대하여 기술한다. 제안된 경로 지정 엔진은 조견표의 내용을 바꿈으로써 웜홀(wormhole), 가상 컷스루우(virtual cut-through) 및 패킷 스위칭(packet switching) 등은 물론, 다양한 경로 지정 알고리즘의 혼성(hybride) 스위칭을 구현할 수 있다. 경로 지정 엔진의 조견표는 파이프라인 구조로 되어 있어, 하나의 플릿(flit) 정도의 저 지연을 가지므로, 단일 경로 지정 및 스위칭 정책을 하드와이어(hardwired)로 구현한 경우 보다 큰 성능의 감소 없이 다중의 경로 지정 동작을 중첩할 수 있다. 제안된 4개의 파이프 라인단은 해저드(hazard)를 일으키지 않으므로, 고 비용의 포워딩(forwarding) 회로가 필요 없다. 경로 지정 엔진은 시간공유의 컷스루우 버스나 크로스바(crossbar) 스위치를 갖는 단일 경로로 되어 있는 4개의 물리적 경로를 수용할 수 있다. 제안된 경로 지정 엔진은 Xilinx 4000XL 시리즈 FPGA를 사용하여 구현되었다. Since no single routing-switching combination performs the best under various different types of applications, a flexible network is required to support a range of polices. This paper introduces an implementation of a look-up table routing engine offering flexible routing and switching polices without performance degradation unlike those based on microprocessors. By deciding contents of look-up tables, the engine can implement wormhole routing, virtual cut-through routing, and packet switching, as well as hybrid switching, under a variety of routing algorithms. Since the routing engine has a piplelined look-up table architecture, the routing delay is as small as one flit, and thus it can overlap multiple routing actions without performance degradation in comparison with hardwired routers dedicated to a specific policy. Because four pipeline stages do not induce a hazard, expensive forwarding logic is not required. The routing engine can accommodate four physical links with a time shared cut-through bus or single link with a cross-bar switch. It is implemented using Xilinx 4000 series FPGA.

SAVE : 소프트웨어 모델을 사용한 효율적인 실시간 하드웨어 검증 시스템

장래혁(Naehyuck Chang),성현중(Hyun Joong Sung),전주식(Chu Shik Jhon) 한국정보과학회 1998 한국정보과학회 학술발표논문집 Vol.25 No.1A

FPGA를 사용한 시제품 제작은 ASIC을 사용하여 하드웨어를 구현하는 경우에, 설계 오류로 인한 비용 및 개발기간 증가를 피하기 위하여, 중간 검증 단계로서 많이 사용된다. 그렇지만 ASIC에 비하여 상대적으로 긴 FPGA의 전달 지연으로 인하여, 실제 운용 환경에서 FPGA로 구현된 시제품의 검증을 수행하기 어려운 경우가 흔희 존재한다. 본 논문에서는 이러한 문제를 해결하기 위하여, FPGA를 사용한 중간 단계의 시제품을 효과적이며 정확하게 검증하는 방법을 제공하기 위해 SAVE라는 시스템을 소개한다. 본 논문에서 제안한 검증 시스템은 실제 환경 대신에 소프트웨어 모델을 사용하나, 별도의 하드웨어의 도움을 받아 이를 FPGA 시제품과 인터페이스하여 검증한다. 일반 소프트웨어 검증 환경과는 달리, 본 시스템은 실시간으로 FPGA 시제품을 검증할 수 있으나, 하드웨어 모델기와는 달리 복잡도가 매우 낮다. 본 논문에서는 검증 시스템의 구조 및 하드웨어 구현과 논리 모델을 사용한 검증 데이터의 효과적인 재구성 방법 및 파이프라인 기능의 지원 등을 다룬다.

상위 수준에서 행해지는 전력 소모 절감의 원리, 도구와 방법

장래혁(Naehyuck Chang) 한국정보과학회 2002 정보과학회지 Vol.20 No.10

행렬구조 메모리 참조표를 사용한 페트리네트 제어기의 하드웨어 구현

장래혁(Naehyuck Chang),정승권(Seungkweon Jeong),권욱현(Wook Hyun Kwon) 제어로봇시스템학회 1998 제어·로봇·시스템학회 논문지 Vol.4 No.2

백플레인 버스 네트워크를 위한 최악 응답 시간 분석

성민영(Minyoung Sung),장래혁(Naehyuck Chang),신현식(Heonshik Shin) 한국정보과학회 2001 정보과학회논문지 : 시스템 및 이론 Vol.28 No.1·2

근래에 들어, 백플레인 버스를 기반으로 하는 멀티프로세서 시스템의 프로세서간 통신에도 TCP/IP와 같은 표준 네트워크 프로토콜을 사용하는 것이 보편화되었다. 표준 프로토콜을 사용하기 위해서는 백플레인 버스 프로토콜을 이용하여 표준 MAC 계층을 구현하는 것이 일반적이다. 본 논문은 이러한 MAC 에뮬레이션 기반 버스 네트워크상에서 내장형 실시간 응용을 지원하기 위한 최악 응답 시간 분석법을 제시한다. 본 논문의 분석법은 구체적으로 MAC 에뮬레이션 방법의 하나인 ANSI BusNet 프로토콜을 대상으로 진행된다. 각 실시간 태스크를 주기, CPU 시간, 종료시한, 메시지 패킷 개수로 모델링하고 스케쥴 가능성, 즉 주어진 종료 시한 내에 작업을 완료할 수 있는지의 여부를 검사하는 수식을 유도한다. 이를 위해 물리적인 버스 특성을 고려한 버스 전송 모델을 제시하고, 버스 중재 방식과 버스 하드웨어의 캐슁 지원 여부에 따른 스케쥴 가능성을 분석한다. 또한 본 논문에서는 실험을 통해 블록 전송이 실시간 통신 성능에 미치는 영향을 살펴본다. 비록 본 논문의 분석법이 BusNet에 기반하여 개발되었지만, BusNet이 대부분의 백플레인 하드웨어가 지원하는 기본적인 기능만을 가정하고 있으므로, 본 논문의 분석법은 다른 종류의 백플레인 네트워크 프로토콜에도 쉽게 적용될 수 있다. Nowadays, backplane bus-based multiprocessor systems often utilize the standard network protocol such as TCP/IP for communication between processors over the backplane bus. Typically a software module emulates the standard MAC protocol through the backplane bus protocol. This paper presents a worst-case response analysis for embedded real-time applications over the MAC emulation-based backplane bus network. In particular we choose BusNet as a target protocol, an ANSI standard protocol for MAC emulation. We model each real-time task using its period, CPU time, deadline and the number of packets transferred, and derive an expression to test the schedulability, i.e., whether the task can finish its job within the specified deadline. Our schedulability test reflects physical bus features such as bus arbitration schemes and write caches in the bus interface. We also give an experiment result which shows the effect of block transfer mechanism on the real-time performance. Since BusNet assumes only basic hardware features commonly used by most backplane hardware, our analysis can be applied to other backplane network protocols without difficulty.

재비교기를 이용한 PLC용 Dataflow LSP 구조에 관한 연구

박재현(Park Jaehyun),장래혁(Chang Naehyuck),권욱현(Kwon Wook Hyun) 대한전기학회 1991 대한전기학회 학술대회 논문집 Vol.1991 No.7

위상차 방식을 사용한 용량방식 터치 스크린 패널의 접촉 위치 검출

조영철(Young Cheol Cho),장래혁(Naehyuck Chang),권욱현(Wook Hyun Kwon) 제어로봇시스템학회 1998 제어·로봇·시스템학회 논문지 Vol.4 No.3

MPEG-21 디지털 아이템 적응을 이용한 휴대용 멀티미디어 시스템의 전력 소모 절감 기법

심호준,조영진,김재민,장래혁,Shim Hojun,Cho Youngjin,Kim Jaemin,Chang Naehyuck 대한전자공학회 2006 電子工學會論文誌-SD (Semiconductor and devices) Vol.43 No.2

MPEG-21 멀티미디어 프레임워크는 다양한 종류의 네트워크와 장치들이 멀티미디어 자원을 보다 효율적으로 전달하고 사용할 수 있도록 지원하는 것을 목표로 하고 있다. MPEG-21의 주요한 목표 중 하나는 서로 다른 기종의 단말기기에서 동일한 가독성을 보여주는 멀티미디어 스트리밍(streaming)을 지원하기 위해서 디지털 아이템 적응(digital item adaptation, DIA)을 통한 광범위한 멀티미디어 접근성, 다시 말해서 UMA (universal multimedia access)를 구현하는 것이다. 본 논문에서는 MPEG-21 디지털 아이템 적응을 이용하여 단말기기의 전력 소모를 절감할 수 있는 방법을 최초로 소개한다. MPEG-21 멀티미디어 프레임워크는 처음부터 단말기기의 전력 소모 절감을 목적으로 설계된 것이 아니기 때문에, 단말기기.의 전력 소모에 관련된 상세한 정보를 제공할 수는 없지만 몇 가지 제한된 정보는 현 시점에서도 이용가능하다. 따라서 본 논문에서는 이러한 정보를 이용하여 MPEG-21 디지털 아이템 적응 표준을 따르는 여러 가지 전력 소모 절감 기법들을 제시하고, 각각의 전력 소모 절감 기법들 사이의 상호 의존 관계를 밝히고자 한다. 본 논문에서 소개한 전력 소모 절감 기법들을 단말기기에 적용하면 멀티미디어 서비스의 품질을 거의 손상시키지 않으면서 휴대용 멀티미디어 기기의 소비 전력을 최대 $66\%$까지 줄일 수 있다. The MPEG-21 Multimedia Framework initiative aims to support a wide range of networks and devices in the delivery and consumption of multimedia resources. One of the primary goals of MPEG-21 is universal multimedia access (UMA) through Digital Item Adaptation (DIA), which supports multimedia streaming to heterogeneous devices ensurung the same readability and seamlessness. We pioneer power saving of luminal devices with MPEG-21 DIA, so that the MPEG-21 DIA can also be used to support power saving, even though the framework is not primarily designed for power reduction and only limited power awareness is defined by DIA. We introduce several power-saving techniques conforming to MPEG-21 DIA specifications and show the dependency relation among introduced techniques. We achieve energy savings of up to $66\%$ in hand-held multimedia devices with minor QoS (quality of service) degradation.

응용 프로그램 특성을 고려한 동적 전압 조절 기법

조영진(Youngjin Cho),장래혁(Naehyuck Chang) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.12

일반적인 동적 전압 조절(dynamic voltage scaling)의 가정과는 다르게 실제 시스템에 있어서는 응용 프로그램의 성능이 프로세서의 동작 속도에 정비례하지 않는다. 본 연구에서는 응용 프로그램의 성능과 동작 속도의 관계를 실측을 통하여 수치화 하여 응용 프로그램의 특성을 모델링하고 각기 다른 응용 프로그램 특성 계수를 갖는 태스크 집합에 적합한 스케줄링 기법을 제시하였다. 또한, 모든 태스크의 단위 수행시간 변화에 따른 에너지의 변화량이 동일해야 에너지 최적이 된다는 해석적인 정리를 제시하였다. 본 연구에서 제시하는 스케줄링 기법은 이러한 해석적 정리에 기반을 두기 때문에 항상 각 태스크에 시스템에너지 최적이 되는 조절비를 제시한다. 합성 태스크 집합을 이용한 실험결과에서 기존 연구 대비 약 7%의 추가적인 에너지절감 효과를 얻을 수 있었다. In the real system environments, the performance of the application is not linearly proportional to the clock frequency of the microprocessor, in contrast to the general assumption of conventional dynamic voltage scaling. In this paper, we analytically model the relation between the performance of the application and the clock frequency of the microprocessor, and introduce the energy-optimal scheduling algorithm for a task set with distinct application characteristics. In addition, we present a theorem for the energy-optimal scheduling, which the derivative of the energy consumption with respect to the execution time should be the same for all the tasks. The proposed scheduling algorithm always generates the energy-optimal scaling factor thanks to the theorem for energy-optimal scheduling. We achieved about 7% additional energy reduction in the experiments using synthetic task sets.

저 전력을 위한 메모리 장치의 에너지 소모 특성 분석

이형규(Hyung-Gyu Lee),장래혁(Naehyuck Chang),신현식(Heonshik Shin) 한국정보과학회 2001 한국정보과학회 학술발표논문집 Vol.28 No.2Ⅲ

제한된 전력 원을 사용하는 휴대용기기의 대중화에 따라 제한된 전력 원을 보다 효율적으로 사용할 수 있게 하는 저 전력에 대한 연구가 활발히 진행 중에 있다. 특히 휴대용 기기의 성능이 더욱더 고성능화됨에 따라 휴대용 기기에도 SRAM, DRAM, SDRAM등의 각종 메모리 시스템이 사용되기 시작하였다. 또한 이러한 메모리 장치에 대한 전력 소모 특성을 분석 수행하였으며 분석 수행 방법에 있어서 기존의 방법과는 다르게 Address, Data, 제어신호등에 따른 에너지 소모 특성을 분석함으로서 기존의 연구와는 다르게 H/W차원뿐 아니라 더 상위레벨의 S/W차원까지의 에너지 소모 절감 기법 개발을 위한 혹은 저 전력 S/W제작을 위한 자료로서 사용될 수 있는 기초 자료를 제공하였다.