실시간 다중 객체인식 알고리즘 구현

박태룡,Park, Tae-Ryong 한국전기전자학회 2013 전기전자학회논문지 Vol.17 No.1

본 논문에서는 ORB 알고리즘을 기반으로 하는 다중객체 인식 구현을 위하여 개선된 매칭 기법을 제안한다. 객체 인식 알고리즘으로 잘 알려진 SURF 알고리즘은 객체인식에 강인하지만 연산량이 많아 실시간으로 구현하기에는 어려운 단점이 있다. 따라서 ORB 알고리즘을 활용하여 객체를 인식하였고, 실시간 다중객체인식을 위해 매칭 단계를 개선하여 속도를 약 70% 향상 시켰다. This thesis propose a improved matching method for implementing an ORB algorithm based multi-object recognition. SURF algorithm that is well known in the object recognition algorithms is robust in object recognition. However, there is a disadvantage for real time operation because, SURF implemention requires a lot of computation. Therefore we propose a modified ORB algorithm which shows the result of almost 70% speed improvement by improving matching part to recognize multi object on real time.

메모리 전송 효율을 개선한 programmable Fragment 쉐이더 설계

박태룡,Park, Tae-Ryoung 한국정보통신학회 2010 한국정보통신학회논문지 Vol.14 No.12

Computation steps for 3D graphic processing consist of two stages - fixed operation stage and programming required stage. Using this characteristic of 3D pipeline, a hybrid structure between graphics hardware designed by fixed structure and programmable hardware based on instructions, can handle graphic processing more efficiently. In this paper, fragment Shader is designed under this hybrid structure. It also supports OpenGL ES 2.0. Interior interface is optimized to reduce the delay of entire pipeline, which may be occurred by data I/O between the fixed hardware and the Shader. Interior register group of the Shader is designed by an interleaved structure to improve the register space and processing speed. 3D 그래픽을 처리하는 연산 과정에는 고정적인 연산만을 수행하는 영역과 Shader 등과 같은 명령어에 의한 프로그래밍이 요구되는 영역이 구분되어 있다. 이러한 3D 파이프라인의 특성을 고려하여 fixed 구조로 설계한 graphics hardware와 명령어 기반의 programmable hardware를 혼합한 구조로 설계하면 효율적인 그래픽 처리가 가능하다. 본 논문에서는 이러한 혼합 구조에 적합한 OpenGL ES(Open Graphics Library Embedded System) 2.0을 지원하는 Fragment Shader를 설계하였다. fixed hardware와 Shader간 데이터 입출력으로 인해 발생할 수 있는 전체 파이프라인의 지연을 줄일 수 있도록 내부 인터페이스를 최적화하였으며 Shader 내부 레지스터 그룹을 interleaved 구조로 설계하여 레지스터 면적과 처리 속도를 개선하였다.

병렬구조를 이용한 증강현실 구현

박태룡,허훈,곽재창,Park, Tae-Ryong,Heo, Hoon,Kwak, Jae-Chang 한국전기전자학회 2013 전기전자학회논문지 Vol.17 No.3

본 논문에서는 FAST와 BRIEF 알고리즘을 기반으로 하는 증강현실을 구현하기 위해서 효율적인 병렬 구조를 제안한다. 객체 인식 알고리즘으로 잘 알려진 SURF 알고리즘은 객체인식에 강인하지만 연산 량이 많아 실시간으로 구현하기에 어려운 단점을 가지고 있다. FAST와 BRIEF 알고리즘을 활용하여 객체를 인식하였고, 임베디드 환경에서 성능을 향상하기 위해 기존의 OpenMP 라이브러리를 사용한 병렬구조를 개선하여 속도를 약 70%에서 100%로 향상 시켰다. This thesis propose an efficient parallel structure method for implementing a FAST and BRIEF algorithm based Augmented Reality. SURF algorithm that is well known in the object recognition algorithms is robust in object recognition. However, there is a disadvantage for real time operation because, SURF implementation requires a lot of computation. Therefore, we used a FAST and BRIEF algorithm for object recognition, and we improved Conventional Parallel Structure based on OpenMP Library. As a result, it achieves a 70%~100% improvement in execution time on the embedded system.

뇌-컴퓨터 인터페이스를 활용한 2인용 협동댄스게임 구현

박태룡,김재현,Park, Tae-Ryoung,Kim, Jai-Hyun 한국정보통신학회 2011 한국정보통신학회논문지 Vol.15 No.12

최근에 이르러 뇌에 대한 연구가 체계적으로 이루어지고 있으며 뇌파를 활용하기 위한 Brain-Computer Interface(BCI) 기술에 대한 연구가 활발히 진행되고 있다. 특히, BCI 기기를 활용한 기능성 게임 기술이 관심의 대상이 되고 있다. 본 논문에서는 미국 뉴로 스카이사의 마인드셋 SDK(System Development Kit)를 이용하여 집중도과평정도에 따라 협동심과 사회성을 길러주는 기능성 게임으로 기존의 1인용 게임과 차별을 둔 "2인용 협동 댄스게임" 구현을 제안한다. 이 게임은 일반인의 뇌 활성화 및 ADHD 아동과 경도인지장애를 보이는 노인 치료에 도움을 주고 청소년들의 게임문화에 대한 사회적 순기능 역할을 할 것으로 기대한다. Recently, systematic research on the brain has been conducted and BCI(Brain -Computer Interface) technology applying electroencephalogram has been actively researched. Especially, serious game technology using BCI device has been the subject of interest. This paper develops a "twosome collaboration dance game," which is a serious game that takes advantage of NeuroSky's SDK(System Development Kit) and helps developing the spirit of team work and sociality based on attention and meditation, unlike existing single player games. We expect that this game will help to visualize brain functions of people and to cure ADHD children and the elderly people with MCI(Mild Cognitive Disorder). It is also expected to play a role of social catalyst to the game culture of the adolescent.

학부학생들의 암호학 흥미도 제고를 위한 접근방법

박태룡(Park, Tae Ryong),김재현(Kim, Jai Hyun) 한국전시산업융합연구원 2014 한국과학예술융합학회 Vol.16 No.-

실생활에서 암호기술이 다방면에 적용됨에 따라 많은 대학들에서 학과별로 암호 교과목을 개설하여 운영하고 있다. 암호를 학습하는 과정은 상당히 심오하고 복잡해서 기본적으로 수학적 지식이 부족한 학부생들에게는 매우 어렵게 느껴지는 것이 사실이다. 또한 대부분의 대학은 충분한 기자재와 실험실 그리고 적절한 수업시간을 확보하지 못하는 실정이다. 대부분의 학부 학생들은 암호를 배우는데 어려움을 느끼고 있다. 이러한 학생들이 어렵고 복잡하다는 편견에서 벗어나 암호에 대한 흥미를 갖게 할 수 있는 방법은 없을까? 본 논문에서는 학생들이 암호와 관련하여 암호를 해독하고, 암호 알고리즘을 쉽게 이해 할 수 있는 쌍방향교육 소프트웨어를 사용해보고, 수학적 개념을 이해하고, 다양한 응용 예제들을 통하여 실생활에서 더 많은 경험을 갖게 하고, 특별한 주제에 대한 토론과 탐구를 할 수 있도록 미디어의 설계를 통하여 암호를 가르치는 방법을 제시하고자 한다. 유연하고 다양한 접근을 통하여 암호 교육을 실시한다면 암호에 대한 학생들의 부정적인 생각이 사라지고 흥미를 가지고 적극적으로 학습을 하게 될 것이다. With the extensive application of cryptography technologies in our lives, many university courses in the department to establish and teaching cryptography. The process of learning the cryptography to the default, is quite profound and complicated mathematical background is lacking, it is true that seem very difficult for undergraduate students. Also, most universities have sufficient and appropriate classroom and laboratory equipment does not ensure. Most of the undergraduate students are feeling the difficulty of learning the cryptography. These students are biased away from the difficult and complex to have an interest in among. How can I know? In this paper, we decrypt the students , is the encryption algorithm can be easily reported using interactive education software, and various applications of mathematical concepts through examples from real life experience to have more discussion about a particular topic and to allow exploration of the cryptography through a variety of approaches to teaching methods suggested. Through a variety of flexible and accessible education for cryptography if the cryptography is the student"s negative thoughts have gone blemish will be actively learning.

사회복지공동모금회 배분사업의 배분과정 및 만족도에 영향을 미치는 요인

박태룡(Park, Tae Ryong) 한국사회복지행정학회 2003 한국사회복지행정학 Vol.10 No.-

GPGPU를 위한 쉐이더 명령어기반 멀티 스레드 관리 기법

이광엽,박태룡,Lee, Kwang-Yeob,Park, Tae-Ryong 한국전기전자학회 2012 전기전자학회논문지 Vol.16 No.4

본 논문에서는 모바일환경에 최적화 된 멀티 스레드 모바일 GPGPU를 설계하고, 멀티 스레드로 구성된 모바일 프로세서에서의 효과적인 스레드 관리 기법을 검증한다. 스레드의 제어에는 별도의 하드웨어 없이 소프트웨어 명령어를 기반으로 설계하였다. 스레드 관리 기법의 검증은 차선 검출 알고리즘을 구현하여 nVidia의 CUDA Architecture와 설계한 GPGPU의 스레드 관리 효율을 비교 분석한다. 스레드 효율에서는 CUDA와 비교했을 때 최대 2배까지 높은 효율을 보인다. This thesis is intended to design multi thread mobile GPGPU optimized in mobile environment, and to verify an effective thread management method of the multi thread mobile processor. In thread management, there is no management hardware and implement with software instructions. For the verification of the multi thread management method, Lane detection algorithm was implemented to compare nVidia's CUDA Architecture and the designed GPGPU in terms of thread management efficiency. The number of thread is normalized to 48 threads. An implemented Land Detection Algorithm is composed of Gaussian filter algorithm and Sobel Edge Detection algorithm. As a result, the designed GPGPU's thread efficiency is up to 2 times higher than CUDA's thread efficiency.

가변길이 SIMD구조 쉐이더 명령어 및 컴파일러 설계

곽재창,박태룡,Kwak, Jae-Chang,Park, Tae-Ryoung 한국정보통신학회 2010 한국정보통신학회논문지 Vol.14 No.12

본 논문에서는 3차원 그래픽 쉐이더 3.0 API를 지원하는 쉐이더 명령어 및 컴파일러를 설계하고 그 결과를 평가한다. 기존의 명령어와는 달리 가변길이의 명령어 구조를 제안하고 명령어의 길이를 줄여 SIMD(Single Instruction Multiple Data)구조의 그래픽 프로세서의 하드웨어 크기를 줄일 수 있다. 가변길이 및 2 페이즈 구조의 명령어를 지원하며 ESSL(ES Shading Language) 수준에서 쉐이더 프로그램이 가능한 쉐이더 컴파일러의 설계를 수행하였다. 명령어와 컴파일러 설계 결과를 검증하기 위하여 크로노스그룹에서 제안하는 Conformance Test를 수행하였다. 그 결과로 제공하는 기본 GL 쉐이더의 기능 16개를 비교하여 보았을 때 전체 평균 37%가 줄어드는 것을 알 수 있다. Shader instructions and Compiler are designed for supporting 3D graphic shader 3.0 API. Variable-length instructions are proposed to reduce the size of hardware of graphic processor in SIMD structure by shortening the length of instructions. The designed shader compiler supports variable and two phased structured instructions, and can be programmable at ESSL level. Conformance Test proposed by Khronos group is accomplished to verify the design result of instructions and complier. The test result shows overall average 37% performance improvement at the 16 functions of basic GL shader.

임베디드 멀티코어 플랫폼을 이용한 차선검출

이광엽,김동한,박태룡,Lee, Kwang-Yeob,Kim, Dong-Han,Park, Tae-Ryoung 한국전기전자학회 2011 전기전자학회논문지 Vol.15 No.3

본 논문은 허프 변환을 이용한 차선 검출 알고리즘의 병렬화 기법을 제안한다. 허프 변환은 영상의 모든 위치에 존재 가능한 모든 후보 ${\Theta}$ 들에 대해 ${\rho}$ 값을 구해야 하므로 연산량이 많기 때문에 연산에 많은 시간이 소요되는 단점이 있다. 이를 멀티코어 환경에서 병렬 처리하는 구조를 제안 한다. 또한 허프 변환 이외에도 전처리 과정에 해당하는 노이즈 제거와 에지 검출도 병렬 처리 하였다. 제안하는 알고리즘은 기존 알고리즘에 비해 5.17배의 성능 향상이 있다. In this paper, we propose a parallelization technique in lane detection by using Hough transform. Hough transform has a weakness that it has a lot computation quantity, because it has to compute ${\rho}$ value in all candidate ${\Theta}$ to be detected in an image. We propose an architecture of parallel processing for this transform in a multi-core environment. The parallel processing has application to Hough transform as well as noise reduction and edge detection. This proposed architecture has 5.17 times improvement in performance compare to the existing algorithm.

사물인터넷 시스템을 위한 센서 융합 FPGA 구현

정창민,이광엽,박태룡,Jung, Chang-Min,Lee, Kwang-Yeob,Park, Tae-Ryong 한국전기전자학회 2015 전기전자학회논문지 Vol.19 No.2

본 논문에서는 자이로 센서와 가속도 센서로부터 얻은 정보를 보정 및 융합하여 자세를 추정하는 칼만 필터 기반 센서 융합 필터의 설계를 제안한다. 최근 센서 네트워크 기술의 발전으로 인해 센터 데이터의 융합 기술이 요구되고 있다. 본 논문에서는 필터의 비선형 시스템 모델을 Jacobian Matrix 연산을 통해 선형 시스템 모델로 변환하며, 오일러 적분을 통해 추정 값을 예측한다. 제안한 필터는 Xilinx 사의 Virtex-6 FPGA Board 를 이용하여 구현하였다. 구현한 필터는 74MHz 동작 주파수로 동작하며, 기존 필터들과 구현한 필터를 비교하여 추정 자세의 정확도 및 신뢰도를 확인하였다. In this paper, a Kalman filter-based sensor fusion filter that measures posture by calibrating and combining information obtained from acceleration and gyro sensors was proposed. Recent advancements in sensor network technology have required sensor fusion technology. In the proposed approach, the nonlinear system model of the filter is converted to a linear system model through a Jacobian matrix operation, and the measurement value predicted via Euler integration. The proposed filter was implemented at an operating frequency of 74 MHz using a Virtex-6 FPGA Board from Xilinx Inc. Further, the accuracy and reliability of the measured posture were validated by comparing the values obtained using the implemented filters with those from existing filters.