http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
향상된 전기적 특성을 갖는 저면적 ESD 보호회로에 관한 연구
도경일,박준걸,권민주,박경현,구용서 한국전기전자학회 2016 전기전자학회논문지 Vol.20 No.4
본 논문에서는 향상된 전기적 특성과 면적효율을 갖는 새로운 구조의 ESD 보호회로를 제안한다. 제안된 회로는 기존의 3-STACK LVTSCR과 비교하여 높은 홀딩전압과 낮은 트리거전압 특성, 향상된 Ron 저항 특성을 갖는다. 제안된 ESD 보호회로는 기존 보호회로 대비 35% 정도의 작은 면적, 35V의 트리거 전압과 8.5V의 홀딩전압을 갖는다. 또한 제안된 ESD 보호회로의 래치-업 면역특성을 향상시키기 위해 기생 바이폴라 트랜지스터들의 유효 베이스 길이를 설계변수로 설정하여 설계하였고 시놉시스사의 TCAD 시뮬레이션을 통하여 제안된 ESD 보호회로를 검증하고 전기적 분석을 실행하였다. This paper presents the ESD protection circuit with improved electrical characteristic and area efficiency. The proposed ESD protection circuit has higher holding voltage and lower trigger voltage characteristics than the 3-Stacking LVTSCR. In addition, it has only two stages and has improved Ron characteristics due to short discharge path of ESD current. We analyzed the electrical characteristics of the proposed ESD protection circuit by TCAD simulator. The proposed ESD protection circuit has a small area of about 35% compared with 3-Stacking LVTSCR, The proposed circuit is designed to have improved latch-up immunity by setting the effective base length of two NPN parasitic bipolar transistors as a variable.
Body Floating-GGNMOS의 DCGS에 따른 ESD 보호회로의 감내특성의 변화에 관한 연구
도경일(Kyoung-il Do),박준걸(Park Jun-Geol),권민주(Min-Ju Kwon),구용서(Yong-Seo Koo) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.6
The structrure of proposed ESD protection circuit is consist of a adjustive NMOSFET and a main NMOSFET. A adjustive NMOSFET is used to control the body of a main NMOSFET. Using the TCAD simulation, the proposed ESD protection circuit has low-trigger-voltage, and high-holding -voltage. Also, the proposed ESD circuit has improved robustness by using DCSG layout technique. The Simulation result show it have improved robustness
Plasma Assisted ALD 장비 계발과 PAALD법으로 증착 된 TaN 박막의 전기적 특성
도관우,김경민,양충모,박성근,나경일,이정희,이종현,Do Kwan Woo,Kim Kyoung Min,Yang Chung Mo,Park Seong Guen,Na Kyoung Il,Lee Jung Hee,Lee Jong Hyun 한국반도체디스플레이기술학회 2005 반도체디스플레이기술학회지 Vol.4 No.2
In the study, in order to deposit TaN thin film for diffusion barrier and bottom electrode we made the Plasma Assisted ALD equipment and confirmed the electrical characteristics of TaN thin films grown PAALD method. Plasma Assisted ALD equipment depositing TaN thin film using PEMAT(pentakis(ethylmethlyamino) tantalum) precursor and NH3 reaction gas is shown that TaN thin film deposited high density and amorphous phase with XRD measurement. The degree of diffusion and reaction taking place in Cu/TaN (deposited using 150W PAALD)/$SiO_{2}$/Si systems with increasing annealing temperature was estimated for MOS capacitor property and the $SiO_{2}$, (600${\AA}$)/Si system surface analysis by C-V measurement and secondary ion material spectrometer (SIMS) after Cu/TaN/$SiO_{2}$ (400 ${\AA}$) layer etching. TaN thin film deposited PAALD method diffusion barrier have a good diffusion barrier property up to 500$^{\circ}C$.
SCR 기반 고감내 특성을 갖는 기생 PNP BJT 삽입형 새로운 ESD 보호회로에 관한 연구
채희국,도경일,서정윤,서정주,구용서 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.1
본 논문에서는 기존 ESD 보호회로인 SCR, LVTSCR 보다 향상된 전기적 특성을 갖는 새로운 PNP 바이폴라 삽입형 ESD 보호회로를 제안한다. 제안된 회로는 기존 SCR에 대비하여 약 9V낮은 8.59V의 트리거 전압을 가지고, 기생 PNP가 하나 더 동작하면서 높은 감내특성을 갖는다. 또한 제안된 ESD 보호회로의 실제 설계 적용을 위해 변수 L을 늘리면서 기생 PNP의 베이스 길이를 늘려 홀딩전압을 증가시켰다. 제안된 소자의 전기적 특성 검증을 위해 Synopsys사의 T-CAD 시뮬레이터를 사용하였다. In this paper, we propose a new PNP bipolar insertion type ESD protection circuit with improved electrical characteristics than the existing ESD protection circuits SCR and LVTSCR. The proposed circuit has 8.59V trigger voltage which is about 9V lower than that of the conventional SCR, and the parasitic PNP has one more operation and high robustness characteristics. For the practical design of the proposed ESD protection circuit, the holding voltage was increased by increasing the base length of the parasitic PNP while increasing the variable L. To verify the electrical characteristics of the proposed device, Synopsys T-CAD simulator was used.
LVTSCR 기반의 2-Stack 구조 설계를 위한 ESD 보호회로에 관한 연구
서정윤,도경일,채희국,서정주,구용서,Seo, Jeong-Yun,Do, Kyoung-Il,Chae, Hee-Guk,Seo, Jeong-Ju,Koo, Yong-Seo 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.3
본 논문에서는 대표적인 ESD 보호회로인 SCR, LVTSCR을 기반으로 하여 특정한 어플리케이션의 요구 전압에 맞추어 설계하기 위한 Stack 기술에 대하여 서술한다. 또한 기존 구조와는 다른 SCR 기반의 ESD 보호회로를 제시하여 Stack기술에 적용함으로써, 주요 파라미터인 트리거 전압과 홀딩 전압의 변동에 대하여 검증한다. 새로이 추가되는 SCR 기반의 보호 회로의 경우 추가적인 N+, P+ 영역의 삽입으로 인해 보다 높은 홀딩 전압을 갖는 ESD 보호회로이다. 또한 시놉시스사의 T-CAD 시뮬레이터를 이용하여 제안된 ESD 보호회로의 전기적 특성을 검증을 실시하였다. In this paper, This paper is based on the conventional ESD protection circuits SCR and LVTSCR. Also, the SCR-based ESD protection circuit, which is different from the conventional structure, is presented and tested for variations in the trigger voltage and holding voltage. Due to the insertion of additional N +, P + regions, the newly added SCR-based protection circuit have improved electrical characteristics. To discuss the electrical characteristics of the proposed circuit, Synopsys T-CAD simulation data was shown.
4H-SiC MOSFET기반 ESD보호회로에 관한 연구
서정주,도경일,서정윤,권상욱,구용서 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.4
In this paper, we proposed ggNMOS based on 4H-SiC material and analyzed its electrical characteristics. 4H-SiC is awide band-gap meterial, which is superior in area contrast and high voltage characteristics to Si material, and isattracting attention in the power semiconductor field. The proposed device has high robustness and strong snapbackcharacteristics. The process consisted of SiC process and electrical characteristics were analyzed by TLP measurementequipment. 본 논문에서는 4H-SiC물질 기반으로 제작된 ggNMOS를 제안하고 전기적 특성을 분석하였다. 4H-SiC는 Wide Band-gap물질로 Si 물질 보다 면적대비 특성과 고전압 특성이 뛰어나 전력반도체 분야에 주목받고 있다. 제안된 소자는 높은 감내 특성과 Strong snapback 특성을 가진다. 공정은 SiC 공정으로 이루어 졌으며 TLP 측정 장비를 통해 전기적 특성을 분석하였다.
Series Connected-NPN 및 N-Stack기술 적용을통하여 높은 홀딩전압특성을 갖는 새로운 구조의SCR에 관한 연구
서정주,권상욱,도경일,이병석,구용서 한국전기전자학회 2019 전기전자학회논문지 Vol.23 No.1
In this paper, we propose a novel ESD device with improved characteristics of LVTSCR, which is a representativeESD protection device, and verify the N-stack technology for design optimized for each required voltage of a specificapplication. The characteristics of the holding voltage and the trigger voltage, which are the main parameters, areexamined and the temperature characteristic, which is an indicator of the tolerance characteristic, is also verified. wellregion and a parasitic NPN to form a series-connected structure. We used synopsys' T-cad simulation tool forcharacterization. 본 논문에서는 대표적인 ESD 보호소자인 LVTSCR의 특성을 향상시킨 새로운 구조의 ESD소자를 제안하고 특정application의 각 요구전압에 최적화된 설계를 위한 N-stack 기술에 대하여 검증한다. 주요 파라미터인 홀딩전압과 트리거전압에 대하여 특성을 파악하고 감내특성의 지표인 온도특성 또한 검증한다. well영역의 추가구성과 기생 npn BJT를 추가로직렬 연결된 구조를 형성하여 보다 향상된 전기적 특성을 갖는다. 특성 검증을 위해 synopsys 사의 T-cad simulation tool을이용하였다.