http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 공준호(Joonho Kong) (검색결과 7 건)
- 무료
- 기관 내 무료
- 유료
-
-
모바일 기기에서 전력 절감을 위한 가변 품질 멀티미디어 재생기
김재민(Jae Min Kim),공준호(Joonho Kong),정성우(Sung Woo Chung) 한국정보과학회 2011 정보과학회 컴퓨팅의 실제 논문지 Vol.17 No.11
모바일 기기 시장이 팽창하면서 저전력 구현을 위한 연구가 중요해지고 있다. 그 중 특히 모바일 기기에서 장시간 사용되는 경우가 많은 동영상 재생 시의 저전력 구현은 중요한 문제이다. 본 논문에서는 모바일 기기에서의 전력 절감을 위한 가변 품질 멀티미디어 재생기를 제안한다. 제안하는 가변 품질 멀티미디어 재생기를 활용해 저품질 동영상을 재생하는 경우 고화질 동영상을 재생하는 경우와 비교하여 프로세서 사용률이 세 배나 적게 나타나며 전체 전력 또한 21% 절감되는 것을 확인할 수 있었다. 만약 전체 재생 시간 중 50%의 시간을 저품질로 재생할 경우 전체 재생 기능시간이 12%가량 늘어나게 된다. 또한 이와 같은 연구에 디스플레이의 밝기나 음성 등에 대한 전력 관리 기법을 함께 사용할 경우 그 효과는 더욱 극대화될 수 있다. ; ;With the growth of mobile device market studies for achieving low power are becoming essential. In particular power management for multimedia player is also very important since it is usually executed for a long duration. In this paper we propose a variable Quality video player for power reduction in the mobile device. By playing a low Quality video with our proposed player processor usage is shown to be three times less and the total power consumption is also 21% less compared to when playing a high Quality video. When we play the video in low Quality for 50% of the total execution time the video can be played for 12% longer duration with the same amount of battery. Furthermore if we combine our work with display sound and other power management schemes we expect the effect to be maximized.
-
온도 인지 마이크로프로세서를 위한 듀얼 레지스터 파일 구조
최진항(Jinhang Choi),공준호(Joonho Kong),정의영(Eui-Young Chung),정성우(Sung Woo Chung) 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.11·12
오늘날 마이크로프로세서의 설계는 전력 소모 문제만이 아닌 온도 문제에서도 자유롭지 않다. 제조 공정의 미세화와 고밀도 회로 집적화가 칩의 전력 밀도를 높이게 되어 열섬 현상을 발생시키기 때문이다. 이를 해결하기 위해 제안된 동적 온도 제어 기술은 냉각 비용을 줄이는 동시에 칩의 온도 신뢰성을 높인다는 장점을 가지지만, 냉각을 위해 프로세서의 성능을 희생해야 하는 문제점을 가지고 있다. 본 논문에서는 프로세서의 성능 저하를 최소화하면서 온도를 제어하기 위해 듀얼 레지스터 파일 구조를 제시한다. 온도 제어를 고려하였을 때 가장 관심을 끄는 것은 레지스터 파일 유닛이다. 특히 정수형 레지스터 파일유닛은 그 빈번한 사용으로 인하여 프로세서 내부에서 가장 높은 온도를 가진다. 듀얼 레지스터 파일 구조는 정수형 레지스터 파일에 대한 읽기 접근을 두 개의 레지스터 파일에 대한 접근으로 분할하는데, 이는 기존 레지스터 파일이 소모하는 동적 전력을 감소시켜 열섬 현상을 제거하는 효과를 가져온다. 그 결과 동적 온도 제어 기법에 의한 프로세서 성능 감소를 완화시키는데, 평균 13.35% (최대 18%)의 성능 향상을 확인할 수 있었다. Today's microprocessor designs are not free from temperature as well as power consumption. As processor technology scales down, an on-chip circuitry increases power density, which incurs excessive temperature (hotspot) problem. To tackle thermal problems cost-effectively, Dynamic Thermal Management (DTM) has been suggested; DTM techniques have benefits of thermal reliability and cooling cost. However, they require trade-off between thermal control and performance loss. This paper proposes a dual integer register file structure to minimize the performance degradation due to DTM invocations. In on-chip thermal control, the most important functional unit is an integer register file. It is the hotspot unit because of frequent read and write data accesses. The proposed dual integer register file migrates read data accesses by adding an extra register file, thus reduces per-unit dynamic power dissipation. As a result, the proposed structure completely eliminates localized hotspots in the integer register file, resulting in much less performance degradation by average 13.35% (maximum 18%) improvement compared to the conventional DTM architecture.
-
희소 행렬 곱셈을 효율적으로 수행하기 위한 유동적 시스톨릭 어레이 구조 설계
서주원 ( Juwon Seo ),공준호 ( Joonho Kong ) 한국정보처리학회 2022 한국정보처리학회 학술대회논문집 Vol.29 No.2
시스톨릭 어레이는 DNN training 등 인공지능 연산의 대부분을 차지하는 행렬 곱셈을 수행하기 위한 하드웨어 구조로 많이 사용되지만, sparsity 가 높은 행렬을 연산할 때 불필요한 동작으로 인해 효율성이 크게 떨어진다. 본 논문에서 제안된 유동적 시스톨릭 어레이는 matrix condensing, weight switching, 그리고 direct output path 의 방법과 구조를 통해 sparsity 가 높은 행렬 곱셈의 수행 사이클을 줄일 수 있다. 시뮬레이션을 통해 기존 시스톨릭 어레이와 유동적 시스톨릭 어레이의 성능을 비교하였으며 8X8, 16X16, 32X32 의 크기를 가진 행렬을 동일 크기의 시스톨릭 어레이로 연산하였을 때 필요 사이클 수를 최대 12 사이클 절감할 수 있는 것을 확인하였다.
-
시스톨릭 어레이를 위한 저전력 희소 데이터 프로세싱 유닛 설계
박주동 ( Judong Park ),공준호 ( Joonho Kong ) 한국정보처리학회 2022 한국정보처리학회 학술대회논문집 Vol.29 No.2
최근 인공지능 애플리케이션이 많이 사용되고 이러한 애플리케이션에서 데이터 희소성이 높아지고 있어 이러한 희소 데이터를 효율적으로 처리하기 위한 하드웨어 구조들이 많이 소개되고 있다. 본 논문에서는 희소 데이터 처리 시 전력 소모량을 낮출 수 있는 새로운 하드웨어 구조를 제안한다. 일반적인 인공지능 하드웨어에서 많이 사용되는 시스톨릭 어레이 구조를 기반으로 하며, 제안된 저전력 PE 가 희소 데이터 처리시 희소하지 않은 데이터 처리 시보다 최대 2 배의 전력 소모량을 줄일 수 있는 것으로 나타났다.
-
이미지 처리 애플리케이션을 위한 Split Bank-shuffle 어드레스 매핑
허재영(Jae Young Hur),공준호(Joonho Kong) 대한전자공학회 2022 전자공학회논문지 Vol.59 No.6
이미지 처리 애플리케이션에서, 전통적인 선형(linear) 어드레스 매핑은 DRAM의 row-buffer conflict로 인하여 시스템 성능을 저하시킬 수 있다. 본 논문에서는 row-buffer conflict를 줄이기 위하여 bank-shuffling 기법을 제안하고 이를 효율적으로 활용하기 위한 split bank-shuffle 어드레스 매핑을 기술한다. 기술한 시스템은 애플리케이션이 구동하는 시점에서 DRAM의 뱅크 인터리빙을 개선하기 위하여 어드레스 맵을 재배열할 수 있다. 이를 위하여 multiple outstanding capability를 고려한 메트릭을 이용하여 설계하고 성능과 하드웨어 비용을 평가한다. 결과적으로, 기술한 설계는 이미지 처리 애플리케이션의 성능을 개선할 수 있으며 하드웨어 비용 오버헤드가 크지 않음을 보인다. In image processing applications, the conventional linear address mapping can degrade memory utilization and performance due to row-buffer conflicts in DRAM. In this paper, we propose a bank-shuffling technique to alleviate the row-buffer conflicts. Moreover, an address map can be split to efficiently utilize the bank shuffling. In the proposed design, the system can adaptively rearrange the split address map to fully exploit the bank interleaving in DRAM when an application is invoked. Taking the multiple outstanding capability into account, we analyze the effectiveness of the proposed design in terms of performance and hardware cost. The experimental results indicate that the presented design can improve the performance across various image processing workloads with a moderate hardware cost.
-
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
