http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
한명석,김재영,박성종 대한공업교육학회 2008 대한공업교육학회지 Vol.33 No.1
In this dissertation, shallow p+-n junctions were formed by ion implantation and dual-step annealing processes and a new simulator is designed to model boron diffusion in silicon. This simulator predicts the boron distribution after ion implantation and annealing. The dopant implantation was performed into the crystalline substrates using BF2 ions. The annealing was performed with a RTA(Rapid Thermal Annealing) and a FA(Furnace Annealing) process. The model which is used in this simulator takes into account nonequilibrium diffusion, reactions of point defects, and defect-dopant pairs considering their charge states, and the dopant inactivation by introducing a boron clustering reaction. FA+RTA annealing sequence exhibited better junction characteristics than RTA+FA thermal cycle from the viewpoint of sheet resistance and the simulator reproduced experimental data successfully. Therefore, proposed diffusion simulator and FA+RTA annealing method was able to applied to shallow junction formation for thermal budget. process. 본 연구에서는 저 에너지 이온 주입과 이중 열처리를 통하여 박막 p+-n 접합을 형성하였고, 보론 확산 모델을 가지고 새로운 시뮬레이터를 설계하여 이온 주입과 열처리 후의 보론 분포를 재현하였다. BF2 이온을 가지고 실리콘 기판에 저 에너지 이온 주입을 하였고, 이후 RTA(Rapid Thermal Annealing)와 FA(Furnace Annealing)를 통하여 열처리 과정을 수행하였다. 시뮬레이션을 위한 확산 모델은 점결함의 생성과 재결합, BI 쌍의 생성, 보론의 활성화와 침전 현상 등을 고려하였다. FA+RTA 열처리가 RTA+FA 보다 면저항 측면의 접합 특성에서 우수한 결과를 나타내었고, 시뮬레이터에서도 동일한 결과를 나타내었다. 따라서 본 연구를 통하여 박막접합을 형성할 때 열적 효율성을 고려하면 제안된 확산 시뮬레이터와 FA+RTA 공정 방법의 유용성을 기대할 수 있다.
NMOSFET SOI 소자의 Current Kink Effect 감소에 관한 연구
한명석,이충근,홍신남,Han, Myoung-Seok,Lee, Chung-Keun,Hong, Shin-Nam 대한전자공학회 1998 電子工學會論文誌-T Vol.t35 No.2
박막의 SOI(Silicon-On-Insulator) 소자는 짧은 채널 효과(short channel effect), subthreshold slope의 개선, 이동도 향상, latch-up 제거 등 많은 이점을 제공한다. 반면에 이 소자는 current kink effect와 같이 정상적인 소자 동작에 있어 주요한 저해 요소인 floating body effect를 나타낸다. 본 논문에서는 이러한 문제를 해결하기 위해 T-형 게이트 구조를 갖는 SOI NMOSFET를 제안하였다. T-형 게이트 구조는 일부분의 게이트 산화막 두께를 다른 부분보다 30nm 만큼 크게 하여 TSUPREM-4로 시뮬레이션 하였으며, 이것을 2D MEDICI mesh를 구성하여 I-V 특성 시뮬레이션을 시행하였다. 부분적으로 게이트 산화층의 두께가 다르기 때문에 게이트 전계도 부분적으로 차이가 발생되어 충격 이온화 전류의 크기도 줄어든다. 충격 이온화 전류가 감소한다는 것은 current kink effect가 감소하는 것을 의미하며, 이것을 MEDICI 시뮬레이션을 통해 얻어진 충격 이온화 전류 곡선, I-V 특성 곡선과 정공 전류의 분포 형태를 이용하여 제안된 구조에서 current kink effect가 감소됨을 보였다. Thin film SOI(Silicon-on-insulator) device offer unique advantages such as reduction in short channel effects, improvement of subthreshold slope, higher mobility, latch-up free nature, and so on. But these devices exhibit floating-body effet such as current kink which inhibits the proper device operation. In this paper, the SOI NMOSFET with a T-type gate structure is proposed to solve the above problem. To simulate the proposed device with TSUPREM-4, the part of gate oxide was considered to be 30nm thicker than the normal gate oxide. The I-V characteristics were simulated with 2D MEDICI. Since part of gate oxide has different oxide thickness, the gate electric field strength is not same throughout the gate and hence the impact ionization current is reduced. The current kink effect will be reduced as the impact ionization current drop. The reduction of current kink effect for the proposed device structure were shown using MEDICI by the simulation of impact ionization current, I-V characteristics, and hole current distribution.