http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
오늘 본 자료
A6061 알루미늄합금 판재의 맞대기 TIG용접에서 반응표면법을 이용한 최적용접조건선정에 관한 연구
정성훈(Sunghun Jung),이도엽(Doyup Lee),김봉율(Bong Ueoul Kim),이목영(Mokyoung Lee) 대한용접·접합학회 2018 대한용접·접합학회지 Vol.36 No.3
In this study, aluminum alloy sheet was welded on I-butt joint using AC type TIG welding machine. Welding conditions were designed with CCD(Central Composite Design) method in which input variables were welding current and travel speed. TIG welding was done on A6061 alloy sheet for the welding conditions at Ar shielding. The second-order regression equation was obtained using Minitab R18 with the bead shape measured from TIG welded samples. The optimum weld bead shape selected from the surface response graphs was effective penetration depth 1.78mm, upper bead width 5.36mm and sagging 0.39mm. And the correspond welding condition was welding current 115A and travel speed 5.7m/min. The reliability of the calculated regression equation for bead shape was varied from 90% of sagging to 98.7% of upper bead width.
암호화 영상 스트리밍을 위한 FPGA 기반 Co-processing 하드웨어 가속기
정성훈(Sunghun Jung),장혜림(Hyerim Jang),김영현(Younghyeon Kim),이상현(Sanghyun Lee),문병인(Byungin Moon) 한국정보기술학회 2021 Proceedings of KIIT Conference Vol.2021 No.11
기업에서는 CCTV, IP 카메라의 영상 해킹으로 인한 정보유출 문제를 방지하기 위해 폐쇄망, 사설망과 같은 통신망을 사용한다. 그러나 통신망의 보안은 단순한 영상 패킷 스니핑 해킹 기법으로도 무용지물 될 수 있기 때문에 영상 데이터를 암호화하는 기술이 요구되고 있다. 이에 본 논문에서는 CCTV, IP 카메라와 같은 종단 장치에 적합한 암호화 영상 스트리밍 co-processing 하드웨어 가속기의 구현을 위해 RTP 및 AES 알고리즘을 적용해 설계한 FPGA 기반 시스템의 하드웨어 리소스와 전력의 사용량, 그리고 연산의 소요 시간을 분석한다. Companies use communication networks such as closed networks and private networks to prevent information leakage problems due to video hacking of CCTVs and IP cameras. However, since the security of the communication network can be useless even by simple video packet sniffing hacking technique, technology for encrypting video data is required. This paper analyzes the hardware resource usage, power computation, and processing time of the FPGA-based system, which are designed based on the AES algorithm and RTP, for the purpose of implementing an encrypted video streaming co-processing hardware accelerator suitable for end-devices such as CCTV and IP cameras.
정성훈(Sunghun Jung),김용환(Yonghwan Kim),최혁재(Hyeokjae Choi),최대규(Daegyu Choi),이규송(Kyu-Song Lee) 한국전자파학회 2023 한국전자파학회논문지 Vol.34 No.5
본 논문에서는 광대역 전자전장비에서 소요되는 C∼K대역의 주파수 합성기를 설계 및 제작하였고, 측정결과를 소개하였다. 설계된 주파수 합성기는 mixer나 multiplier 없이 DDS(direct digital synthesis)를 구현하여 6 ㎓까지 신호를 생성하는 구조이며, 6 ㎓ 이상의 신호는 multiplier를 사용한 구조를 적용하였다. 또한, 불요신호, 고조파신호, 위상잡음 등의 신호품질 향상을 위해, 가변 샘플링 주파수 구조와 DDS부 회로를 설계하였다. 제작된 주파수 합성기는 multiplier의 사용 유무에 따라 신호품질 성능이 달라지며, C∼G대역은 출력신호세기 평탄도 ±1.7 ㏈, 불요신호 −55 ㏈c 이하, 위상잡음 −95 ㏈c/㎐(@1 ㎑) 이하의 특성을 가진다. Multiplier를 사용한 H∼K대역은 출력신호세기 평탄도 ±2.0 ㏈, 불요신호 −35 ㏈c 이하, 위상잡음 −80 ㏈c/㎐(@1 ㎑) 이하의 특성을 가진다. 본 논문의 결과를 통해 C∼K대역용 주파수 합성기를 소형화할 수 있었다. In this study, a C∼K band frequency synthesizer used in broadband electronic warfare equipment was designed, developed, and the measurement results were presented. The structure of the designed frequency synthesizer generates a signal up to 6 ㎓ using only direct digital synthesizer(DDS) without a mixer or multiplier. For signals above 6 ㎓ frequency, the structure uses a multiplier. In addition, a variable sampling frequency structure and a DDS circuit were designed to improve signal quality by reducing spurious signals, harmonic signals, and phase noise. The developed frequency synthesizer has different signal quality performance depending on the use of the multiplier, and the C∼G band has output power flatness ±1.7 ㏈, spurious signal less than −55 ㏈c, and phase noise less than −95 ㏈c/㎐ (@1 ㎑). The H∼K band using multiplier has characteristics of output power flatness ±2.0 ㏈, spurious signal less than −35 ㏈c, and phase noise less than −80 ㏈c/㎐ (@1 ㎑). The results of this study confirmed the miniaturization of the signal generation module in the C∼K band.