http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
최평,석병석 경북대학교 전자기술연구소 1994 電子技術硏究誌 Vol.15 No.1
Multi-function pulse width modulation IC for SMPS is introduced and designed with CMOS. It consists of 5 major circuit blocks such as PWM generator, sawtooth wave generator, voltage reference circuit, overvoltage/undervoltage protection circuit, and digital circuit ections. It also has 9 control terminals(dead time control, output control, reference control, feed forward, shut down, external sync, over current protection, over voltage protection, under voltage protection)to limit or to improve its performance. Total power dissipation of proposed PWM IC is less than 50㎽ and maximum switching frequency is about 50㎒. To verify the function of designed CMOS PWM IC, SPICE simulator is used and layout is done by means of MyCAD.
최평,배호문 경북대학교 전자기술연구소 1992 電子技術硏究誌 Vol.13 No.1
The purpose of this research is development of a novel design methodology for analog VLSL Programmable analog cells and functional block diagram of a system are basic tools for the design technique. The programmable analog cells are developed using the double MOSFET-C technology. The element values and gain of each programmable cell are a function of gate voltage supplied from the outside. The functional block diagram of linear system can be created by means of the feedback theory, Mason's gain formula, system transfer function, etc. For the application of the established design method, a 2nd-order Chebyshev low pass filter is designed and simulated through PSpice.
崔坪,黃贊午 경북대학교 센서기술연구소 1994 연차보고서 Vol.1994 No.-
ABS 시스템에 사용되는 속도신호 인터페이스용 IC는 차륜에 부착된 속도신호센서로부터 발생되는 사인파형태의 신호를 센서출력과 동일한 주파수를 지닌 구형파신호로 변환시켜준다. 이러한 변환된 신호를 이용하여 차량의 급제동시 정지마찰력의 극대화와 각 차륜의 회전속도에 따른 제동력을 조절하여 조향성을 확보할 수 있다. 따라서 속도신호 인터페이스용 If는 센서로부터 출력된 사인파형태의 신호를 duty cycle 50%를 유지하는 구형파로 변환하여야 하며 이를 위하여 상하 trigger point의 명확한 matching이 필요하다. 이러한 조건은 비교기의 포화특성을 이용하는 것이 가장 안정적이며 negative edge triggered JK F/F를 이용하여 구형파를 발생시킴으로 주파수 응답특성 또한 향상시킬 수 있다. 본 연구에서는 CMOS를 이용하여 속도신호 인터페이스용 IC의 설계 및 제작함을 그 목적으로 하였다. 설계된 회로는 비교기, OR gates, negative edge triggered JK F/F 그리고 2 to 1 multiplexer들로 구성되어 있으며 duty cycle 50%의 구형파 발생은 물론 외부단자에 의한 trigger point의 변환이 가능하다. 속도신호센서의 이상유무진단기능은 센서 내부저항변화에 따라 단락, 정상, 노화로 분리 진단되며 이러한 기능 또한 IC 내부회로에 의해 가능하게 설계되었다. 회로의 설계는 미국 Orbit사의 2㎛ CMOS SPICE parameter를 사용하였으며, 설계된 IC의 제작은 미국 Orbit사의 2㎛ 표준 CMOS공정을 이용하였다. 자체 설계된 속도신호 인터페이스용 IC는 1차 sample의 설계, 제작 및 검증 후 내부회로를 보완하여 현재 2차 sample이 발주된 상태에 있다. At the ABS systems, speed signal interface IC is used for transforming the sinusoidal signals from the ABS speed sensors to the pulse train signals of 50% of duty cycle. It can be done by fine adjustment of lower and upper trigger points. As one of the best ways to get the characteristics mentioned above, we suggested to use saturation characteristics of comparators. Also by using negative edge triggered JK F/F to make pulse train, we can improve the frequency response characteristics. We designed CMOS speed signal interface 1C by using 2㎛ CMOS SPICE parameters of Orbit company in U.S.A.. It was composed of comparators, OR gates, JK F/Fs and 2 to 1 multiplexers and characterized by lower power consumption, simple structures and stable operations. The first sample was fabricated by 2㎛ CMOS standard processes of the Orbit company. After testing, debugging, and fine adjusting, the second sample is on fabricating at the Orbit company now.