http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 金興洙 (검색결과 12 건)
- 무료
- 기관 내 무료
- 유료
-
詩의 言語 分析 試論 : 金洙暎의 詩에 대한 語學的 接近
金興洙 全北大學校 語學硏究所 1984 어학 Vol.11 No.-
모든 문학의 논의는 '작품을 보는 눈'을 위한 것이며 문학언어에 관한 논의 또한 그리 집중되어야 할 것이다. 그렇다면 한 작품의 문맥을 정확히 짚는 일이야말로 어떤 입장에 서든 충실해야 할 작품해석의 출발점이며 그 최선의 해석가능성을 일반적인 해석가능성 예컨대 동시대의 작품, 같은주제, 소재, 경향의 작품, 같은 작가의 작품들의 문맥 속에서 발견, 검토하는 일은 곧 그 작품의 의도, 의미, 특징을 찾는 일과 관련될 것이다. 본고는 이런 관점에서 김수영의 시어관과 시를 중심으로 시의 언어와 형식을 어학적 입장에서 어떻게 설명할 수 있는가를 생각해 보았다. 그 결과 이러한 미시적 방법이 그 난해성 해명의 한 방법의 모색일 수 있는 점, 기존의 형식에 안주하지 않고 끊임없이 새로운 상황에 대응, 대처하는 새 형식을 실험 추구하려 했다는 점, 자신과 현실에 대한 인식의 발전과정이 언어에도 반영되고 있다는 점. 일상 언어를 문학 언어로 승화시키려 함으로써 선험적인 문학 언어의 존재나 틀을 부정하고 도시 시민계층의 언어 특성과 자율성을 살리려고 한 점, 언어의 서술과 작용의 필연적 긴장관계를 투철하게 인식하고 시어를 선택한점 들이 조금은 확인될 수 있었다.
-
-
-
-
-
-
金興洙(Kim, Heung Soo) 중앙대학교 법학연구원 2011 法學論文集 Vol.35 No.3
In general, a Limited Liability Company(LLC) is a relatively new form of business entity and combines the organizational flexibility and pass-through tax treatment of a partnership with the limited liability protection of a corporation. According to the recent academic researches, there are some theoretical confusion surrounding Uniform Limited Liability Company Act(ULLCA, 1996) and Revised Uniform Limited Liability Company Act(RULLCA, 2006) in U.S., however, it will be somewhat meaningful to examine several detailed key issues in U.S. LLC law for reasonable construction and application of LLC provisions modelled after U.S. law which is coming into force from April 2012 under the Commercial Code in Korea. In chapter Ⅱ, with the problem that the rules governing LLC may vary depending on whether the entity is member-managed or manger-managed, the matter of positional agent power is treated through reviewing the conflicting opinion between ULLCA and RULLCA. In chapter Ⅲ and Ⅳ, the question of fiduciary duty and piercing the LLC veil is discussed and then in chapter Ⅴ, derivative suit is debated seriously by way of taking the focus on the negative stance on the issues of its suitability. Around the effectivation of the provisions authorizing LLC in Korea, this humble article dealing with several key issues on U.S. LLC mentioned above would hope to be a little help to develop LLC legal system in the future.
-
시스템 복잡도를 개선한 GF(2m)상의 병렬 AB2+C 연산기 설계
卞基寧,金興壽 대한전자공학회 2003 電子工學會論文誌-SC (System and control) Vol.40 No.11
This study focuses on the arithmetical methodology and hardware implementation of low- system-complexity AB2+C operator over GF(2m) using the irreducible AOP of degree m. The proposed parallel-in parallel-out operator is composed of CS, PP, and MS modules, each can be established using the array structure of AND and XOR gates. The proposed multiplier is composed of (m+1)2 2-input AND gates and (m+1)(m+2) 2-input XOR gates. And the minimum propagation delay is TA+(1+ log2m )TX. Comparison result of the related AB2+C operators of GF(2m) are shown by table, it reveals that our operator involve more lower circuit complexity and shorter propagation delay then the others. Moreover, the interconnections of the our operators is very simple, regular, and therefore well-suited for VLSI implementation. 본 논문에서는 m차 기약 AOP를 적용하여 시스템 복잡도를 개선한 GF(2m)상의 새로운 AB2+C 연산기법과 그 하드웨어 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, CS, PP 및 MS를 모듈로 하여 구성되며 이들은 각각 AND와 XOR 게이트의 규칙적인 배열구조를 갖는다. 제안된 회로의 시스템 복잡도는 (m+1)2개의 2-입력 AND게이트와 (m+1)(m+2)개의 2-입력 XOR게이트의 회로복잡도와 연산에 소요되는 최대 지연시간은 TA+(1+ log2m )TX이다. 제안된 연산기의 시스템 복잡도와 구성상의 특징을 타 연산기를 표로 비교하였고, 그 결과 상대적으로 우수함을 보였다. 또한, 단순하면서도 정규화된 소자 및 결선의 구조는 VLSI 구현에 적합하다.
-
Multiplexer와 AOP를 적용한 GF(2m)상의 승산기 설계
卞基寧,黃鍾學,金興壽 대한전자공학회 2003 電子工學會論文誌-SC (System and control) Vol.40 No.5
This study focuses on the hardware implementation of fast and low-complexity multiplier over GF(2m). Finite field multiplication can be realized in two steps: polynomial multiplication and modular reduction using the irreducible polynomial and we will treat both operation, seperately. Polynomial multiplicative operation in this paper is based on the Permestzi's algorithm, and irreducible polynomial is defined AOP. The realization of the proposed GF(2m) multiplexer-based multiplier scheme is compared to existing multiplier designs in terms of circuit complexity and operation delay time. Proposed multiplier obtained have low circuit complexity and delay time, and the interconnections of the circuit are regular, well-suited for VLSI realization. 본 논문에서는 고속의 연산동작과 낮은 회로 복잡도를 갖는 새로운 GF(2m)상의 승산기를 제안한다. 유한체 연산은 다항식 승산과 기약다항식을 적용한 모듈러 연산에 의해 전개되며, 본 논문에서는 이 두 과정을 분리하여 다루었다. 다항식 승산연산은 Permestzi의 기법을 토대로 전개하였고 기약다항식은 AOP로 하였다. 멀티플렉서를 사용하여 GF(2m)상의 승산회로를 구성하였고, 회로 복잡도와 지연시간을 타 논문과 비교하였다. 제안된 승산기는 낮은 회로 복잡도와 지연시간을 보이며, 회로의 구성이 정규성을 가지므로 VLSI 구현에 적합하다.
-
韓聖一,朴承用,金興壽 대한전자공학회 2002 電子工學會論文誌-SC (System and control) Vol.39 No.5
This paper describes a 3.3 [V] low power 4 digit CMOS quaternary to analog converter (QAC) designed with a neuron MOS(υMOS) down literal circuit block and cascode current mirror source block. The neuron MOS down literal architecture allows the designed QAC to accept not only 4 level voltage inputs, but also a high speed sampling rate quaternary voltage source LSB. Fast settling time and low power consumption of the QAC are achieved by utilizing the proposed architecture. The simulation results of the designed 4 digit QAC show a sampling rate of 6 [MHz] and a power dissipation of 24.5 [mW] with a single power supply of 3.3 [V] for a CMOS 0.35μm n-well technology. 본 논문에서는 뉴런모스를 사용한 다운리터럴(Down-Literal) 회로블록과 전류미러 스위치 블록을 사용하여 3.3[V]의 저전력과 고속에서 동작하는 4치 아날로그 변환기(Quartenary to Analog Converter:QAC)를 설계하였다. 다운리터럴 회로를 사용하여 4치입력을 전류미러 스위치의 제어신호로 전환하고 전류미러 스위치는 4치입력에 해당하는 아날로그 신호를 출력한다. 제안된 구조로 설계된 QAC는 고속의 정착시간과 저전력소모의 특징을 가지며 CMOS 0.35μm n-well 공정을 사용한 실험 결과를 통해서 3.3[V]의 단일 전원을 사용하여 6MHz의 표본속도와 24.5mW의 전력소모를 확인한다.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
