RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
        • 등재정보
        • 학술지명
        • 주제분류
        • 발행연도
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • PLD 설계용 툴 개발에 관한 연구

        김희석,원충상,Kim, Hee-Suk,Won, Chung-Sang 한국정보처리학회 1994 정보처리논문지 Vol.1 No.3

        본 논문에서는 디지틀 회로를 PLD 소자로 설계하는 PLD 설계용 툴인 PLD Designer 을 개발하였다. PLD Designer는 FSM(finite state machine)의 상태수가 제한적(20개 미만)일 경우, 상태표로부터 부울식을 추출할 수 있는 상태 그래픽 편집기(state graphic editor)와 상태 그래픽 편집기에서 생성된 부울식에 적합한 PLD 소자 (PAL 16R4, PAL22V10, GAL16V8 등)를 선정하여 핀 할당을 실현하는 핀 맵 편집기(pin map editor)로 구성되어 있다. 또한 핀 맵 편집기는 fuse map, checksum, JEDEC화일을 생성하며 PLD 디바이스 구현에 사용한다. 생성된 부울식을 검증하기 위해 테스트 벡터 (test vector) 생성 알고리즘을 개발하였으며 PLD Designer에 의해 생성된 JEDIC화일 과 PALASM의 JEDEC화일과 비교한 결과 동일함을 입증하였다. In this paper, we have developed a PLD Designer which is a design tool for digital circuits design using PLD device. PLD designer consists of a state graphic editor to extract boolean equations from state table within 20 states of FSM and a pin map editor to assign pin map for PLD device(PAL16R4, PAL22V10, GAL16V8, etc), which is suitable for extracted boolean equations. Also pin map editor generates a necessary JEDEC file to implement PLD device by using fuse map and checksum algorithm. To verify extracted boolean equation, we have developed simulation test vector generation algorithm. The results of JEDEC files generated by PLD designer is same with the results of JEDEC files generated by PALASM.

      • KCI등재

        음향 보상 시스템에 관한 연구

        정병철,원충상,Jeoung, Byung-Chul,Won, Chung-Sang 한국음향학회 2013 韓國音響學會誌 Vol.32 No.6

        본 연구에서는 음성전기변환기로서 다이나믹 마이크로폰과 디지털 신호처리기를 사용하고 성능분석을 통해 좋은 음성신호를 출력하는 방법을 다루었다. 음성음향시스템의 성능이라 함은 음성신호를 왜곡하지 않고 얼마나 원음 특성을 충실하게 증폭하여 확성하는가를 뜻한다. 마이크로폰의 주파수 응답특성을 측정한 후, 신호처리방법으로 표준마이크로폰 주파수 응답특성과 비교하여 주파수대역 별 보정치를 구하였다. 본 논문에 사용된 마이크로폰과 스피커는 일반적으로 사용되는 제품으로, 주파수응답특성을 구하고 기준치와 비교하여 필요한 보정치를 구하였다. 이와 같이 구한 마이크로폰과 스피커의 보정치는 디지털신호처리방법으로 처리하여 원신호음에 가깝게 보상하였다. 그리고 음성음원과 수음마이크 사이의 거리변화에 의한 음향특성변화보상에 관한 측정 결과도 비교적 좋은 결과를 얻었다. In this paper, we researched a method that makes a good acoustic-speech system using a digital signal processing technique with dynamic microphone as a transducer. Good acoustic-speech system should deliver the original sound input to electric signal without distortion. By measuring the frequency response of the microphone, adjustment factors are obtained by comparing measured data and standard frequency response of microphone for each frequency band. The final sound levels are obtained using the developed adjustment factors of frequency responses from the microphone and speaker to match the original sound levels using the digital signal processing technique. Then, we minimize the changes in the frequency response and level due to the variation of the distance from source to microphone, where the frequency responses were measured according to the distance changes.

      • 컴퓨터구조 : PLD 설계용 툴 개발에 관한 연구

        김희석(Kim Hee Suk),원충상(Won Chung Sang) 한국정보처리학회 1994 정보처리학회논문지 Vol.1 No.3

        본 논문에서는 디지틀 회로를 PLD 소자로 설계하는 PLD 설계용 툴인 PLD Designer을 개발하였다. PLD Designer는 FSM(finite state machine)의 상태수가 제한적(20개 미만)일 경우, 상태표로부터 부울식을 추출할 수 있는 상태 그래픽 편집기(state graphic editor)와 상태 그래픽 편집기에서 생성된 부울식에 적합한 PLD 소자(PAL16RA, PAL22V10, GAL16V8 등)를 선정하여 핀 할당을 실현하는 핀 맵 편집기(pin map editor)로 구성되어 있다. 또한 핀 맵 편집기는 fuse map, checksum, JEDEC 화일을 생성하여 PLD 디바이스 구현에 사용된다. 생성된 부울식을 검증하기 위해 테스트 벡터(test vector) 생성 알고리듬을 개발하였으며 PLD Designer에 의해 생성된 JEDEC 화일과 PALASM의 JEDEC 화일과 비교한 결과 동일함을 입증하였다. In this paper, we have developed a PLD Designer which is a design tool for digital circuits design using PLD device. PLD designer consists of a state graphic editor to extract boolean equations from state table within 20 states of FSM and a pin map editor to assign pin map for PLD device(PAL16RA, PAL22V10, GAL16V8, etc), which is suitable for extracted boolean equations. Also pin map editor generates a necessary JEDEC file to implement PLD device by using fuse map and checksum algorithm. To verify extracted boolean equation, we have developed simulation test vector generation algorithm. The results of JEDEC files generated by PLD designer is same with the results of JEDEC files generated by PALASM.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼