Peducing the Overhead of Virtual Address Translation Process

우종정,U, Jong-Jeong 한국정보처리학회 1996 정보처리학회논문지 Vol.3 No.1

메모리의 계층적 구조는 메모리의 접근 속도를 개선하고 프로그래밍 공간을 확장 하는데 유용한 메카니즘이다. 그러나 이 구조는 데이타의 참조를 위해서 적어도 두번- 주소 변환을 위한 TLB 와 원하는 데이타를 위한 데이타 캐시-의 메모리 접근이 필요하다. 만약 캐시의 크기가 가상 메모리의 페이지 크기와 캐시 메모리의 연관 정도의 곱보다 커지면 TLB접근과 데이타 캐시의 접근을 병렬로 수행하기 어려우며, 따라서 프로세서 타이밍의 임계 경로가 길어져 성능에 영향을 미친다. 이들의 병렬 접근을 성취하기 위하여 직접 사상 TLB와 조그마한 완전 연관 사상 TLB를 결합하나 혼합 사상 TLB를 제 안한다. 전자는 TLB 접근에 따른 지연시간을 줄 일 수 있으며 후자는 전자로부터 발생한 충돌 부재를 제거할 수 있게 된다. 트레이스 구동 모의 실험 결과에 의하면 제안된 TLB 는 4개의 엔트리로만 구성된 완전사상 TLB를 추가하더라도 부재율의 상승에 의한 영향이 주소변환에 따른 지연시간 축소에 위하여 상쇄되므로 효과적이다. Memory hierarchy is a useful mechanism for improving the memory access speed and making the program space larger by layering the memories and separating program spaces from memory spaces. However, it needs at least two memory accesses for each data reference : a TLB(Translation Lookaside Buffer) access for the address translation and a data cache access for the desired data. If the cache size increases to the multiplication of page size and the cache associativity, it is difficult to access the TLB with the cache in parallel, thereby making longer the critical timing path in the processor. To achieve such parallel accesses, we present the hybrid mapped TLB which combines a direct mapped TLB with a very small fully-associative mapped TLB. The former can reduce the TLB access time. while the latter removes the conflict misses from the former. The trace-driven simulation shows that under given workloads the proposed TLB is effective even when a fully-associative mapped TLB with only four entries is added because the effects of its increased misses are offset by its speed benefits.

웹 서버의 부하 경감을 위한 적응적 캐쉬 알고리즘에 관한 연구

우종정 성신여자대학교기초과학연구소 2003 基礎科學硏究誌 Vol.20 No.-

The recent increase in popularity of the World Wide Web has led to severe network traffic and overloaded the Web server. As a result, the Web caching has received considerable attention. The traditional caching policies used in the file systems are not well suited for the Web caching because Web objects differ in size and do not have their temporal locality. In addition, the fixed-partitioned caching technique based on the size of web objects does not completely make advantages of cache spaces because it devides its cache space into each cache class of Web objects in fixed sizes, thereby nor exploiting their temporal and spatial characteristics. This paper provides an overveiw of caching technology, which partitions its cache spaces in variable sizes according to various characteristics of Web objects. Moreover, this paper presents that the proposed technique is reasonable and has higher hit ratios than existing Web caching techniques through trace-driven simulations.

국가수준 학업성취도 평가문항의 출제경향 분석

우종정 한국역사교육학회 2012 역사교육연구 Vol.- No.15

그동안 평가에 대한 부정적인 시각을 해소하고자 2003년부터 한국교육과정평가원에서는 체계적인 계획 하에 국가수준 학업성취도 평가를 실시하였다. 그 목적은 교육목표에 얼마나 도달했는지를 측정하여 교육의 질 개선과 함께 국가 경쟁력을 높이고자 하는데 있다. 본 연구에서는 2003년부터 2011년까지 실시되었던 국가수준 학업성취도 평가에서 역사 영역의 문항을 분석하여 살펴보았다. 그 결과 사회과에서 선다형의 문항이 서답형 문항 보다비중이 높았으며, 내용 영역에서는 대체로 동일한 문항수와 배점으로 출제되었다. 또한 서답형에서 서술형의 비중을 늘려 출제하여야 하고, 역사 영역에서 한국사와 세계사의 균형있는 출제 그리고 시대별, 분야별, 소재별, 행동 영역별로 편중되지 않도록 출제되어야 함을시사하였다. 이를 위해서는 학교 현장을 고려한 집중이수제를 비롯하여, 평가범위의 설정,평가 목표와 성취수준의 마련과 함께 국가수준 학업성취도 평가의 목적에 부합하는 프로그램을 개발하여 학생의 자기발전평가가 되도록 해야 할 것이다. From 2003, Korea Institute of Curriculum & Evaluation has fulfilled nationwide scholastic achievement test under the systematic plan so as to relieve negative view of assessment. Its goal is to measure how much it approaches educational goal, improve the quality of education and heighten national competitiveness. This study analyzed and examined the questions of history part in nationwide scholastic achievement test which has been fulfilled from 2003 to 2011. As the result, multiple-choice questions are more than supply-type questions in socialstudy part and same number of questions and same score were shown in content part. Also, it implies that write-out questions must be increased in supply-type questions and balanced questions between Korean history and world history and among the periods, areas, materials and behavior areas must completion system considering the school’s actual field must be developed so as to be student’s self-development assessment. be existing in history part. For it, setting of assessment range, preparation of assessment purpose and achievement standard and program suitable for the purpose of nationwide scholastic achievement test, including the intensive completion system considering the school’s actual field must be developed so as to be student’s self-development assessment.

버스기반의 공유메모리 시스템에서 사용된 비트맵 테이블의 크기 축소와 성능 분석

우종정,이가영,Woo, Jong-Jung,Lee, Ka-Young 한국정보처리학회 1998 정보처리학회논문지 Vol.4 No.1

버스기반 공유메모리-다중프로세서는 공유버스의 사용으로 인한 병목 현상이 시스템의 성능을 제한하며, 특히 분리형 트랜잭션 환경 하에서 각 프로세서들로부터 생성되는 메모리 접근에 대한 요청의 일부가 불필요하게 메모리 입력 버퍼에 대기함으로써 시스템의 성능을 저하시킨다. 이와 같은 불필요한 메모리 입력버퍼에서의 대기는 각 블록에 대한 상태정보를 이용함으로써 제거될 수 있지만, 메모리의 각 블록에 대하여 상태정보가 완전 사상된 비트맵테이블을 저장하기 위한 SRAM에 대한 부담이 발생되었다. 본 연구에서는 이와 같은 문제점을 해결하기 위하여 비공유부분의 배제와 참조 국부성의 원리를 적용하여 상태정보를 저장하기 위한 SRAM의 용량을 줄이기를 제안한다. 시뮬레이션 결과에 의하면 시스템의 성능에는 거의 영향을 미치지 않으면서 상태정보의 저장 용량을 줄일 수 있어 가격-대-성능의 향상을 도모할 수 있다. The bus contention among bus-based shared-memory multiprocessors limits their performance. In addition, under split bus transaction environment, multiprocessors may make some memory requests unnecessary stand by in the memory access buffer, which makes system performance worse. This unnecessary stand-by can be eliminated by maintaining the bitmap table which contains the status bit for each memory block. However, this mechanism requires a great size of SRAM for the status information, which is fully mapped from the whole memory blocks. To solve this problem, we propose a bitmap cache which exploits partial mapping and locality of references. The simulation results show that the proposed system can greatly reduce the capacity of SRAM for the status information with little deteriorating its performance.

재구성형 태그 아키텍처의 설계 및 성능분석

우종정(Jongjung Woo),홍춘표(Chun-Pyo Hong) 한국정보과학회 1994 정보과학회논문지 Vol.21 No.12

태그는 실행 시간 정보와 기억장치의 내용을 서로 연관시켜주는 유용한 방법이지만, 현재 사용 중인 태그 구현방법들은 많은 문제점들을 안고 있다. 본 논문에서는 이런 문제점을 제거하기 위한 새로운 태그 구현방법으로서 재구성형 태그 아키텍처를 제안한다. 이 방법은 태그와 데이터를 분리시키는 것으로서, 태그 아키텍처 혹은 전통적인 아키텍처로 구성될 수 있으며 태그 캐시를 도입함으로써 데이터와 태그의 격리로 인하여 추가되는 기억장치 교통량을 줄였다. 제안된 태그방식의 효용성을 검증하기 위하여 동적 형태 언어인 Scheme-to-C 를 사용하여 제안한 태그 방법, 다른 두가지 태그 방법 (low 와 high tagging)에 대한 프리미티브 프로시쥬어의 비용을 산출하여 비교했다. 또한 트레이스 구동 모의실험을 통해 태그 캐시가 메모리 교통량에 미치는 영향을 분석했다. Tagging is a useful mechanism for associating the contents of memory locations with runtime information. However, the current tagging techniques have several problems associated with them. In order to eliminate such problems, we propose a new tag implementation approach: the reconfigurable tagged architecture. It can be configured as a tagged architecture or as a non-tagged architecture by locating data separately from its tag. We introduce the tag cache which reduces the additional memory traffic caused by the separation of data and tags. To determine the effectiveness of the proposed architecture, we compute the tag handling cost of the primitive procedures for the proposed tagging and two other tagging schemes (low and high tagging) by using a dynamically typed language, Scheme-to-C, and compare them. In addition, we analyze the effectiveness of the tag cache on the memory traffic by using trace-driven simulation.

난이도가 높은 컨텐츠를 위한 교수자-학습자 상호작용 증진에 대한 연구

우종정(Jongjung Woo) 한국정보기술학회 2008 한국정보기술학회논문지 Vol.6 No.4

The development of internet technology lets education fields construct and operate various kinds of virtual contents. But the contents with a high degree of difficulty such as special subjects which require understanding of the principle has been developing in a poor way up to now. The traditional virtual contents are used as nothing but supplemental matters and are almost of no use. We propose two kinds of developing schemes for a professional contents to promote interactions between instructor and learner. One is to use scratch, roll screen, drag and drop elements, thereby increasing interests and interactivity. The other is to use animation and simulation, thereby making the principle understand easier. We use the contents in a class, and know that the utilization ratio of proposed contents is about 24.3% higher than one of traditional contents.

C 프로그래밍 언어의 不用客體 自動收去에 대한 硏究

禹宗楨 성신여자대학교 기초과학연구소 1994 基礎科學硏究誌 Vol.12 No.-

動的 記憶空間인 heap 메모리의 사용은 사용자에게 더욱 편리함을 제공하지만 動的 客體를 지시하는 포인터 조작에 따른 不用客體를 적절하게 수거해야 한다. C 언어에서는 不用客體의 수거가 사용자의 부담으로 되어 있어 포인터 참조를 통한 動的客體의 복잡한 공유로 말미암아 할당된 객체의 반환 시기를 판단하기 어려울 뿐 아니라 유용한 객체의 잘못된 반환등으로 인한 메모리 流出이나 프로그램의 실행중단이 발생할 수 있다. 이와 같은 문제점을 제거하고자 밀집된 태그를 사용함으로써 C 언어에서의 記憶空間 할당함수 malloc()에 不用客體 自動收去의 기능추가를 제안했다. 간단한 표본 프로그램을 통한 模擬實驗 결과는 C 언어에서도 약간의 성능 저하를 통하여 不用客體 自動收去를 구현할 수 있음을 보여준다. The heap memory provides programers a great convenience. But the garbages, storages that a program allocates but cannot refer to, should be properly collected. In the C language, programmers are responsible for managing the dynamic storage by using library functions malloc() and free(). However, since a dynamic object can be intricately linked by several pointers, it is difficult to decide when it is reclaimed. Therefore without automatic storage reclamation, heap memory leads to memory leaks and duplicate releases which deteriorate the system performance. In order to eliminate these problems, I propose to add automatic garbage collection into the C library function malloc() by using dense tag tables. The simulation results through a simple test program show that the automatic garbage collection can be achieved in C with a little performance degradataion.

보문 : C 프로그램밍 언어의 불용객체 자동수거에 대한 연구

우종정(Jong Jung Woo) 성신여자대학교 기초과학연구소 1994 基礎科學硏究誌 Vol.12 No.-

디스크 쓰기 성능 향상을 위한 가장자리 영역 트랙의 이용

우종정(Jong Jung Woo),홍춘표(Chun Pyo Hong) 한국정보처리학회 1999 정보처리학회논문지 Vol.6 No.11

A duplex system enhances reliability by tolerating faults through spatial redundancy. Faults can be detected by duplicating identical tasks in pairs of modules. However, this kind of systems cannot even detect the fault if it occurs coincidently due to either malfunctions of common component such as power supply and clock or due to such environmental disruption as EMI. In the paper, we propose a method to reduce those effects of coincident faults in the duplex controller computer. Specifically, a duplex system tolerates coincident faults by using a sophistication sequencing of scheduling technique with certain timing redundancy. In particular when all tasks should be completed in the sense of real-time, the suggested scheduling method works properly to minimize the probability of faulty tasks due to coincident fault without missing the timing constraints.

학습참여활동이 학습효과에 미치는 영향력 검증에 대한 연구

우종정(Jongjung Woo),김보나(Bona Kim),부기동(Ki-Dong Bu) 한국정보기술학회 2012 한국정보기술학회논문지 Vol.10 No.4

This study is to investigate learners’ total participation activities and to verify its influence power on the learning effect(academic achievement, course evaluation) in O cyber university. The results of correlation analysis revealed that learners’ participation activities in LMS tended to strongly correlate with academic achievement, but rarely with course evaluation. The statistical results of multiple regression analysis showed that the learner’s participation activity variables such as the number of one’s attendances, board hits, questions to professor, tests, quizzes explained about 32.4% of total variances of academic achievement. Quizzes and questions to professor explained about 0.7% of total variances of course evaluation. This study verifies the degree of influence power of participation activities on e-learning and what factors can predict such effect.