RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
        • 등재정보
        • 학술지명
        • 주제분류
        • 발행연도
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재후보

        물체의 윤곽검출을 위한 $8{\times}8$ 방사형 CMOS 시각칩의 설계 및 제조

        김현수,박대식,류병우,이수경,이민호,신장규,Kim, Hyun-Soo,Park, Dae-Sik,Ryu, Byung-Woo,Lee, Soo-Kyung,Lee, Min-Ho,Shin, Jang-Kyoo 한국센서학회 2001 센서학회지 Vol.10 No.2

        CMOS 공정기술을 이용하여 물체의 윤곽검출을 위한 픽셀수 $8{\times}8$의 방사형 구조 시각칩을 설계 및 제조하였다. 일반적으로 시각칩은 광입력의 센싱, 물체의 윤곽검출과 움직임 검출 등을 수행하며 본 연구에서는 물체의 윤곽검출에 중점을 두었다. 방사형 구조의 픽셀 분포는 시각칩이 중심부분으로 갈수록 높은 해상도를 가지게 하며, 이러한 구조는 선택적인 영상데이터의 감소를 가능하게 한다. 또한 윤곽검출을 위한 시각칩에서는 처음으로 적용된 구조이다. 방사형 구조를 형성하는 원주들 사이의 픽셀의 크기차이 때문에 출력전류를 보정해 줄 수 있는 메커니즘이 필요하게 되며, 본 연구에서는 이를 위해 MOS 트랜지스터의 채널의 폭을 스케일링하는 방법을 사용하였다. 설계된 칩은 $1.5{\mu}m$ single-poly double-metal 표준 CMOS 공정기술을 이용하여 제조되었다. A $8{\times}8$ foveated (log-polar) retina chip for edge detection has been designed and fabricated using CMOS technology. Retina chip performs photo-input sensing, edge extraction and motion detection and we focused edge extraction. The pixel distribution follows the log-polar transform having more resolution in the center than in the periphery and can reduce image information selectively. This kind of structure has been already employed in simple image sensors for normal cameras, but never in edge detection retina chip. A scaling mechanism is needed due to the different pixel size from circumference to circumference. A mechanism for current scaling in this research is channel width scaling of MOS transistor. The designed chip has been fabricated using standard $1.5{\mu}m$ single-poly double-metal CMOS technology.

      • KCI우수등재
      • SCIEKCI등재

        대두(Glycine max) trypsin 억제제의 불활성화 및 품종별 억제활성

        한강완,류병우 한국농화학회 1990 Applied Biological Chemistry (Appl Biol Chem) Vol.33 No.2

        This study was carried out to investigate the effect. of L-cysteine and sodium sulfite on heat inactivation of soybean trypsin inhibitor(STI) and to determine cultivar difference in the inhibitory activity of STI. Effect of L-cysteine and sodium sulfite at different concentrations, pH's, and lengths of treatment on inactivation of STI were studied. The inactivation of STI was spectrophotometrically determined by measuring the rate of production of p-nitroaniline from synthetic substrate, N-benzoyl-DL-arginine-p-nitroanilide. Addition of L-cysteine and sodium sulfite increased magnitude of heat inactivation and greatly inhibited the re-activation of STI. There was no difference STI inactivation in among soybean cultivars employed. The trypsin inhibitory activity of STI of the soybean cultivars ranged from 64.7 to 86.4 TIU(trypsin inhibitor unit) per gram soyflour and the decreasing order of the TIU was Jangback$gt;Hill$gt;Jangyeab, Kwangkyo$gt; Danyeab$gt;Dangkyung$gt;Paldal, Saeal, Duckyu$gt;Hwangkeum. Inhibitory activity of STI was correlated with cysteine content(r=0.6568^*) and with digestivility(r=-0.7695^(**)), but there was no correlation between the protein content and the inhibitory activity of STT.

      • KCI등재후보

        물체의 윤곽검출을 위한 8 × 8 방사형 CMOS 시각칩의 설계 및 제조

        이수경,박대식,류병우,신장규,이민호,김현수 한국센서학회 2001 센서학회지 Vol.10 No.2

        A 8 x 8 foveated (log-polar) retina chip for edge detection has been designed and fabricated using CMOS technology. Retina chip performs photo-input sensing, edge extraction and motion detection and we focused edge extraction. The pixel distribution follows the log-polar transform having more resolution in the center than in the periphery and can reduce image information selectively. This kind of structure has been already employed in simple image sensors for normal cameras, but never in edge detection retina chip. A scaling mechanism is needed due to the different pixel size from circumference to circumference. A mechanism for current scaling in this research is channel width scaling of MOS transistor. The designed chip has been fabricated using standard 1.5㎛ single-poly double-metal CMOS technology.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼