http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
박형렬,여재진,노정진,Park, Hyung-Ryul,Yeo, Jae-Jin,Roh, JeongJin 한국전기전자학회 2015 전기전자학회논문지 Vol.19 No.4
This paper presents the design of dual mode boost converter for energy harvesting. The designed converter boosts low voltage from energy harvester through a startup circuit. When the voltage goes above predefined value, supplied voltage to startup circuit is blocked by voltage detector. Boost controller makes the boosted voltage into $V_{OUT}$. The proposed circuit consists of oscillator for charge pump, charge pump, pulse generator, voltage detector, and boost controller. The proposed converter is designed and fabricated using a $0.18{\mu}m$ CMOS process. The designed circuit shows that minimum input voltage is 600mV, output is 3V and startup time is 20ms. The boost converter achieves 47% efficiency at a load current of 3mA. 본 논문은 에너지 하베스팅용 이중 모드 부스트 컨버터 설계에 관한 것이다. 설계된 회로는 에너지 하베스팅에 의해 출력된 작은 전압으로부터 startup 회로를 통해 승압된 전압을 얻는다. 이 전압이 일정 전압 이상이 되면, 전압 감지기에 의해 startup 회로에 공급되는 전압이 차단이 된다. 승압된 전압은 부스트 컨트롤러에 의해 최종적으로 $V_{OUT}$이 된다. 회로는 크게 전하 펌프를 위한 오실레이터, 전하 펌프, 펄스 생성기, 전압 감지기, 부스트 컨트롤러로 구성되어있다. 매그나칩 / SK하이닉스의 $0.18{\mu}m$ CMOS 공정을 사용하였다. 설계된 회로는 테스트 결과 최소 입력 전압은 600mV이며, 출력은 3V이고, startup time은 20ms이다. 제작된 부스트 컨버터의 효율은 load current가 3mA일때, 47%로 측정되었다.
홍완기,김기태,김인석,노정진,Hong, Wanki,Kim, Kitae,Kim, Insuck,Roh, Jeongjin 대한전자공학회 2005 電子工學會論文誌-SD (Semiconductor and devices) Vol.42 No.10
휴대용 전자제품의 증가에 따라 배터리의 사용 시간을 증가시키기 위한 파워메니지먼트 회로의 설계는 매우 중요해 지고 있다. 이에 따라 switching power supply, 특히 DC-DC 변환기의 필요성은 더욱 커지고 있다. 기존 DC-DC 변환기용 컨트롤로 칩들은 순수한 아날로그 방식으로 설계되어 왔었다. 본 논문에서는 아날로그 방식의 단점을 극복하기 위한 디지털방식 컨트롤러 칩의 제작 및 측정된 연구 결과를 소개한다. 디지털 컨트롤러의 장점으로는 설계시간이 빠르고, 설계 변경을 쉽게 할수 있다는 점이다. 그러나 DC-DC 컨버터의 최종 출력 전압은 아날로그 전압이기 때문에, 아날로그를 디지털로 변환해 주는 장치가 디지털 컨트롤러에는 필수적이다. 본 논문에서는 기존의 flash 방식의 데이터 변환기 대신에 회로설계가 단순화된 델타시그마 모듈레이션을 사용하여 아날로그 신호를 디지털 신호로 변환하였다. 개발된 CMOS 컨트롤로 칩은 테스트 보드 측정을 통하여 성공적인 동작이 검증되었다. A DC-DC converter with digital controller is realized. the digital controller has several advantages such as robustness, fast design time, and high flexibility. however, since the DC-DC output voltage is analog, an analog-to-digital conversion scheme is always essential in all digital controllers. A simple and efficient delta-sigma modulator is used as a conversion scheme in out implementation. The measurement results show good voltage regulation
이윤재(Yoon-Jae Lee),노정진(Jeongjin Roh) 한국전기전자학회 2016 전기전자학회논문지 Vol.20 No.3
최근 휴대용 기기의 수요가 증가함에 따라 배터리 사용시간을 최대화하기 위한 노력이 진행되고 있다. 본 논문에서는 빠른 과도 응답을 갖는 멀티페이스 벅 변환기를 제안한다. 멀티페이스 벅 변환기는 리플 상쇄 효과가 있기 때문에 작은 크기의 출력 캐패시터를 사용할 수 있고, 더 적은 인덕턴스를 갖는 인덕터의 사용이 가능하다. 휴대용 기기가 대기 모드에서 활성 모드로 빠르게 변할 수 있도록 4-페이스 구조로 설계하여 빠른 과도 응답을 갖게 하였다. 사용된 공정은 Hynix 0.18㎛ CMOS 공정을 통해 제작되었고 공급전압 범위는 2.7~3.3V 이며, 최대 부하 전류는 500㎃, settling time은 14us이다. Recently, efforts to maximize battery life in progress with an increase in the demand for portable devices. In this paper, we propose multi-phase buck converter with fast transient response. Multi-phase buck converter may be used for the output capacitor of small size because the ripple cancellation effect, it is possible to use an inductor having an inductance less. The portable device for quick change from standby mode to active 4-phase design structure was given a fast transient response. The proposed multi-phase buck converter was fabricated using a 0.18 ㎛ CMOS process and the supply voltage ranges from 2.7V to 3.3V, the maximum load current is 500㎃ and settling time is 10us.
센서용 Incremental 델타-시그마 아날로그 디지털 변환기 설계
정진영(Jinyoung Jeong),최단비(Danbi Choi),노정진(Jeongjin Roh) 대한전자공학회 2012 전자공학회논문지 Vol.49 No.10
본 논문에서는 센서용 incremental 델타-시그마 아날로그 디지털 변환기를 설계 하였다. 회로는 크게 pre-amplifier, S & H (sample and hold) 회로, MUX와 델타-시그마 모듈레이터, 그리고 데시메이션 필터로 구성 되어 있다. 델타-시그마 모듈레이터는 3차 1-bit 구조이고 0.18 ㎛ CMOS 공정을 사용 하였다. 설계된 회로는 테스트 결과 5 ㎑ 신호 대역에서 signal-to-noise and distortion ratio (SNDR)는 87.8 ㏈ 의 성능을 가지고, differential nonlinearity (DNL)은 ± 0.25 LSB (16-bit 기준), integral nonlinearity (INL)은 ± 0.2 LSB 이다. 델타-시그마 모듈레이터 전체 소비 전력은 941.6 ㎼ 이다. 최종 16-bits 출력을 얻기 위하여 리셋을 인가하는 N cycle을 200 으로 결정하였다. This paper presents the design of the incremental delta-sigma ADC. The proposed circuit consists of pre-amplifier, S & H circuit, MUX, delta-sigma modulator, and decimation filter. Third-order discrete-time delta-sigma modulator with 1-bit quantization were fabricated by a 0.18 ㎛ CMOS technology. The designed circuit show that the modulator achieves 87.8 ㏈ signal-to-noise and distortion ratio (SNDR) over a 5 ㎑ signal bandwidth and differential nonlinearity (DNL) of ± 0.25 LSB, integral nonlinearity (INL) of ± 0.2 LSB. Power consumption of delta-sigma modulator is 941.6 ㎼. It was decided that N cycles are 200 clock for 16-bits output.