http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
곽철호,김정범 강원대학교 정보통신연구소 2002 정보통신논문지 Vol.6 No.-
This paper proposes a new built-in current sensor(BICS) for current testing that has some advantages compared with conventional logic testing. The designed BICS detects the faults in circuit under test (CUT) and makes a Pass/Fail signal through comparison between CUT current and duplicated inverter current. The proposed circuit consists of a differential amplifier, a comparator and a inverter. It requires 10 MOSFETs and 3 inverters. Since the designed BICS does not require the extra clock, the added extra pin is only one output pin. The mode selection is not used in this method, so we can apply the circuit to on-line testing. The validity and effectiveness are verified through the HSPICE simulation of circuits with defects. When CUT is a 8×8 parallel multiplier, the area overhead of BICS is about 4.34%.
곽철호,정한철,김정범 한밭대학교 에너지청정기술연구소 2003 에너지청정기술논문집 Vol.3 No.1
타이밍 오류제어는 많은 컴퓨터시스템의 주요한 관심사이다. 시스템 동작에 영향을 미치는 대부분의 고장은 회로에서 타이밍 위반의 결과로 나타나는 비정상적인 신호 지연이며 이는 주로 천이고장에 의해 발생된다. 본 논문에서는 CMOS 회로의 동작과 병행하여 타이밍 오류를 검출할 수 있는 회로를 설계하였다. 본 논문에서 설계한 타이밍 오류 검출기는 클릭에 의해 제어되는 시스템의 준비시간 및 대기시간 위반에 대한 오류 여부을 검출할 수 있다. 제안된 회로는 데이터의 입력이 클릭 천이지점에서 변화할 때의 과도전류를 측정하여 오류 검출기의 전류 감지기에서 발생시킨 기준전류와 비교함으로써 오류신호의 여부를 확인 할 수 있다. 이러한 방법은 클릭에 의해 동작하는 시스템의 준비시간 또는 대기시간 위반에 따른 오류를 효과적으로 검출할 수 있음을 보여준다. Error control is a major concern in many computer systems. Experience shows that most malfunctions during system operation are caused by transient faults, which often manifest themselves as abnormal signal delays that may result in violations of circuit element timing constraints. This paper present a novel CMOS-based concurrent timing error detector that allows a flip-flop (or other timing-sensitive circuit element) to sense and signal when its data has been potentially corrupted by a setup or hold timing violation. Designed circuit employs a quiescent supply current evaluation to determine timing violation when the input changes in relation to a clock edge. If the input changes too close to the clock time, the resulting switching transient current in the detection circuit exceeds a reference threshold at the time of the clock transition and error is flagged. The simulation results in this paper shows that designed circuit can be used to detect setup and hold time violations effectively in clocked circuit element.
On-line 테스팅을 위한 새로운 내장형 전류 감지 회로의 설계
곽철호,김정범,Gwak, Cheol-Ho,Kim, Jeong-Beom 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.7
기존의 논리 테스팅에 비하여 여러 가지 장점을 가지는 전류 테스팅을 위하여 새로운 내장형 전류 감지 회로를 설계하였다. 본 논문에서 제안된 내장형 전류 감지 회로는 시험 대상 회로에서 발생하는 전류와 인버터의 전류 발생 특성에 의해 복사되어진 전류를 비교함으로서 시험 대상 회로의 고장 존재 여부를 감지하여 Pass/Fail 신호로 발생시킨다. 설계된 회로는 차동 증폭 형태의 증폭기와 비교기로 이루어져 있으며, 시험 대상 회로의 전류를 복사해 내기 위한 인버터를 포함하고 있어서 총 10개의 트랜지스터와 3개의 인버터를 사용한다. 본 논문에서 제안된 내장형 전류 감지 회로는 고장 테스트를 위하여 별도의 클럭을 사용하지 않는다. 또한 모드 선택이 필요하지 않아 on-line 테스팅이 가능하며, Pass/Fail 신호를 칩의 외부로 전달하는 출력단자 하나를 제외하고는 별도의 제어단자가 필요하지 않은 장점을 가진다. HSPICE를 사용한 컴퓨터 모의 실험을 통하여 시험 대상 회로에 삽입된 고장을 정확하게 검출해 낼 수 있음을 확인하였다. 제안된 내장형 전류 감지 회로가 칩의 전체 면적에서 차지하는 면적소모는 8×8 병렬 승산기를 시험 대상 회로로 사용한 경우에 약 4.34 %로 매우 작아서 내장형 전류 감지회로에 의한 면적 소모에 대한 부담은 거의 없는 것으로 측정되었다. This paper propose a new built-in current sensor(BICS) for current testing that has some advantages compared with conventional logic testing. The designed BICS detects the fault in circuit under test (CUT) and makes a Pass/Fail signal by comparison between CUT current and duplicated inverter current. The proposed circuit consists of a differential amplifier, a comparator and a inverter. It requires 10 MOSFETs and 3 inverters. Since the designed BICS do not require the extra clock, the added extra pin is only one output pin. The mode selection is not used in this circuit. Therefore we can apply the circuit to on-line testing. The validity and effectiveness are verified through the HSPICE simulation of circuits with defects. When CUT is a 8$\times$8 parallel multiplier, area overhead of the BICS is about 4.34%.