FPGA를 이용한 ARM9 호환 마이크로프로세서 설계 및 구현

심순보(Soon Bo Shim),김민용(Minyong Kim),정성우(Sung Woo Chung),서태원(Taeweon Suh) 한국정보과학회 2011 정보과학회 컴퓨팅의 실제 논문지 Vol.17 No.3

최근 고성능, 고효율 마이크로프로세서에 대한 요구가 증가함에 따라, 새로운 구현기법들에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 고성능, 고효율 마이크로프로세서의 연구에서 필요한 연구 기반을 제공하기 위해 마이크로프로세서를 구현하였다. 본 논문에서 구현한 마이크로프로세서는 5단계의 파이프라인으로 구성되어있고, ARM9의 전체 명령어 중 75%를 구현하였다. 이러한 마이크로프로세서는 QuartusⅡ를 이용하여 합성한 결과 5,243개의 논리소자가 사용되었고 실험에 사용되는 FPGA 보드에서는 최대 50㎒로 동작한다. 또한, 마이크로프로세서 외에도 주파수 합성기, 메모리, 타이머, 비동기화송?수신기 등과 같은 주변장치를 함께 구성 여러 가지 테스트 프로그램 등을 통해 마이크로프로세서와 주변장치의 동작을 검증하였다. 본 논문의 목적은 FPGA 특성에 맞는 마이크로프로세서의 구현 기술의 축적을 통해 에뮬레이션을 이용한 다중코어 연구의 기반을 마련하는 것이다. With the recently increased demand on the high performance and efficiency microprocessor, there have been many studies on new implementation methodologies. In this paper, we implemented a microprocessor to provide the basis for studies on high performance and efficiency microprocessor. The implemented microprocessor consists of five-stage pipeline, which accounts for 75% of all ARM9 instruction. When this microprocessor was synthesized using QuartusⅡ, 5,243 logic elements were used. The microprocessor operates at up to 50㎒ on the FPGA board used in our experiment. In addition to the microprocessor, peripheral devices such as frequency synthesizers, memories, timers and non-synchronized transmitters/receivers were also configured. The operations of the microprocessor and peripheral devices were verified through various test programs. The purpose of this study is to provide basis for study on multi-core microprocessor using emulation by accumulating microprocessor implementation technologies regarding characteristics of FPGA.

uC/OS-Ⅱ 실시간 커널의 가상화를 위한 하이퍼바이저 구현

신동하(Dongha Shin),김지연(Jiyeon Kim) 한국컴퓨터정보학회 2007 韓國컴퓨터情報學會論文誌 Vol.12 No.5

본 논문은 UC/OS-Ⅱ 실시간 커널이 관리하는 주 자원인 마이크로프로세서와 메모리를 가상화하여 하나의 마이크로프로세서 상에서 다수의 uC/OS-Ⅱ 실시간 커널을 수행시키는 하이퍼바이저를 구현하였다. 마이크로프로세서는 uC/OS-Ⅱ 실시간 커널이 처리하는 인터럽트들을 제어하는 알고리즘을 적용하여 가상화하고 메모리는 물리적 메모리를 파티션하는 방식을 사용하여 가상화한다. 개발된 하이퍼바이저 프로그램은 타이머 인터럽트와 소프트웨어 인터럽트를 가상화하는 인터럽트 제어 루틴들, 하이퍼바이저와 각 커널을 정상 수행 상태까지 유도하는 코드, 그리고 가상화된 두 커널 사이에 데이터 전달을 제공하는 API로 구성되어 있다. 기존의 uC/OS-Ⅱ 실시간 커널은 개발한 하이퍼바이저상에서 수행되기 위하여 소스 코드 레벨에서 수정이 필요하다. 구현된 하이퍼바이저는 Jupiter 32비트 EISC 마이크로프로세서 상에서 실시간 동작 시험 및 독립 수행 환경 시험을 거친 결과 가상화 커널이 정상적으로 수행되는 것을 확인하였다. 본 연구 결과는 다수의 내장형 마이크로프로세서가 요구되는 응용 분야에 활용될 경우 하드웨어 가격 절감효과를 얻을 수 있으며 내장형 시스템의 부피, 무게 및 전력 소비량을 줄이는 효과가 있음을 확인하였다. In this paper, we implement a hypervisor that runs multiple uC/OS-Ⅱ real-time kernels on one microprocessor. The hypervisor virtualizes microprocessor and memory that are main resources managed by uC/OS-Ⅱ kernel. Microprocessor is virtualized by controlling interrupts that uC/OS-Ⅱ real-time kernel handles and memory is virtualized by partitioning physical memory. The hypervisor consists of three components: interrupt control routines that virtualize timer interrupt and software interrupt, a startup code that initializes the hypervisor and uC/OS-Ⅱ kernels, and an API that provides communication between two kernels. The original uC/OS-Ⅱ kernel needs to be modified slightly in source-code level to run on the hypervisor. We performed a real-time test and an independent computation test on Jupiter 32-bit EISC microprocessor and showed that the virtualized kernels run without problem. The result of our research can reduce the hardware cost, the system space and weight, and system power consumption when the hypervisor is applied in embedded applications that require many embedded microprocessors.

TSV를 활용한 3차원 구조 마이크로프로세서에서의 L2 캐쉬 접근 시간 향상률 분석

전형규,김종면,김철홍 한국차세대컴퓨팅학회 2012 한국차세대컴퓨팅학회 논문지 Vol.8 No.4

공정기술의 발달로 인해 칩의 집적도가 크게 향상되어 마이크로프로세서는 하나의 칩에 두 개 이상의 코어를 집적하는 멀티코어 프로세서로 패러다임이 바뀌고 있지만, 2차원으로 설계된 멀티코어 프로세서는 내부 연결망의 지연시간 문제로 인해 성능 향상에 제약을 받고 있다. 내부 연결망 지연시간으로 인해 성능 향상의 제약을 받는 2차원 평면구조 멀티코어 프로세서의 문제점을 해결하기 위해 TSV를 이용한 3차원 적층구조가 주목받고 있다. 본 논문에서는 2차원 평면구조 마이크로프로세서에서 접근 시간이 가장 큰 내부요소 중 하나인 L2 캐쉬 메모리를 프로세서 코어 위에 수직으로 적층하고 TSV를 통해서 연결한 3차원 적층구조 설계를 이용하여 기존의 2차원 평면구조와의 L2 캐쉬 접근 시간 측면에서의 성능을 비교 및 분석하고자 한다. 실험결과, 3차원 적층구조는 2차원 평면구조 멀티코어 프로세서와 비교하여 최대 16%의 빠른 L2 캐쉬 접근시간을 보이고, IPC 또한 2차원 평면구조 멀티코어 프로세서와 비교하여 최대 1.6% 높음을 확인 할 수 있다.

부동소수점 응용을 위한 저온도 마이크로프로세서 설계

이병석(Byeong Seok Lee),김철홍(Cheol Hong Kim),이정아(Jeong-A Lee) 한국정보과학회 2009 정보과학회논문지 : 시스템 및 이론 Vol.36 No.6

동적 온도 제어 기술은 마이크로프로세서 내부 특정 유닛의 온도가 크게 올라가는 열섬 문제를 해결하기 위해 널리 사용되는 기법으로 냉각 비용을 감소시키고 칩의 신뢰성을 높인다는 장점이 있지만, 기법 적용으로 인해 성능이 저하되는 단점이 있다. 본 논문에서는 부동소수점 응용 프로그램 수행 시 발열 문제를 해결하기 위해 적용되는 동적 온도 제어 기술로 인한 성능 저하를 최소화하기 위하여 듀얼 부동소수점 가산기 구조를 제안하고자 한다. 부동소수점 응용 프로그램을 수행할 때, 가장 많이 활성화되는 유닛 중 하나인 부동소수점 가산기를 두 개로 중복시켜서 접근을 분산시키는 기법을 통해 열섬 문제를 해결하고자 한다. 또한 상호 인접한 유닛 간의 열 전달로 인해 온도가 상승하는 문제를 해결하기 위하여, 열 전달 지연 공간을 마이크로프로세서 내에 배치시키는 방법을 제안한다. 제안 기법들의 적용 결과, 동적온도 관리 기술을 사용하는 환경에서 마이크로프로세서의 최고 온도가 평균 5.3℃ 최대 10.8℃ 낮아지면서 발열로 인한 칩의 안정성 저하 문제를 완화시킬 수 있다. 또한 동적 온도 관리 기술이 적용되는 시간을 크게 줄임으로써 프로세서의 성능은 평균 1.41배(최대 1.90배) 향상된다. Dynamic Thermal Management (DTM) technique is generally used for reducing the peak temperature (hotspot) in the microprocessors. Despite the advantages of lower cooling cost and improved stability, the DTM technique inevitably suffers from performance loss. This paper proposes the DualFloating-Point Adders Architecture to minimize the performanceloss due to thermal problem when the floating-point applications are executed. During running floating-point applications, only one of two floating-point adders is used selectively in the proposed architecture, leading to reduced peak temperature in the processor. We also propose a new floorplan technique, which creates Space for Heat Transfer Delay in the processor for solving the thermal problem due to heat transfer between adjacent hot units. As a result, the peak temperature drops by 5.3℃ on the average (maximum 10.8℃ for the processor where the DTM is adopted, consequently giving a solution to the thermal problem. Moreover, the processor performance is improved by 41% on the average by reducing the stall time due to the DTM.

온도 인지 마이크로프로세서에서 연산 이관을 위한 유닛 선택 기법

이병석(Byeong Seok Lee),김철홍(Cheol Hong Kim),이정아(Jeong-A Lee) 한국정보과학회 2010 정보과학회 컴퓨팅의 실제 논문지 Vol.16 No.2

마이크로프로세서의 온도 관리를 위해 사용되는 대표적인 기술인 동적 온도 관리 기법이 적용되면 임계온도 이상의 발열 발생시 온도를 제어하기 위해 성능이 저하되는 단점이 있다. 따라서 마이크로프로세서의 발열 온도를 낮추면 동적 온도 관리 기법을 통해 온도를 제어하는 시간이 줄어들면서 성능 저하를 최소화 시킬 수 있다. 본 논문에서는 유닛의 발열 제어를 위해 사용되는 연산 이관시 유닛을 선택하는 기준에 대한 다양한 기법들을 모의 실험을 통하여 비교 분석함으로써 유닛의 발열 현상으로 인한 마이크로프로세서의 성능 저하를 최소화시킬 수 있는 방안을 도출하고자 한다. 모의 실험 결과, 동적 연산 이관 기법에서 임계 온도와 유닛 온도 사이의 차이를 기준으로 동작할 유닛을 선택하는 기법이 발열에 가장 효과적으로 대응하여 성능이 우수하다는 것을 확인할 수 있다. Dynamic Thermal Management (DTM) degrades the processor performance for lowering temperature. For this reason, reducing the peak temperature on microprocessors can improve the performance by reducing the performance loss due to DTM. In this study, we analyze various unit selection techniques for computation migration. According to our simulation results, dynamic computation migration based on the thermal difference between the units shows best performance among compared models.

온도 인지 마이크로프로세서를 위한 듀얼 레지스터 파일 구조

최진항(Jinhang Choi),공준호(Joonho Kong),정의영(Eui-Young Chung),정성우(Sung Woo Chung) 한국정보과학회 2008 정보과학회논문지 : 시스템 및 이론 Vol.35 No.11·12

오늘날 마이크로프로세서의 설계는 전력 소모 문제만이 아닌 온도 문제에서도 자유롭지 않다. 제조 공정의 미세화와 고밀도 회로 집적화가 칩의 전력 밀도를 높이게 되어 열섬 현상을 발생시키기 때문이다. 이를 해결하기 위해 제안된 동적 온도 제어 기술은 냉각 비용을 줄이는 동시에 칩의 온도 신뢰성을 높인다는 장점을 가지지만, 냉각을 위해 프로세서의 성능을 희생해야 하는 문제점을 가지고 있다. 본 논문에서는 프로세서의 성능 저하를 최소화하면서 온도를 제어하기 위해 듀얼 레지스터 파일 구조를 제시한다. 온도 제어를 고려하였을 때 가장 관심을 끄는 것은 레지스터 파일 유닛이다. 특히 정수형 레지스터 파일유닛은 그 빈번한 사용으로 인하여 프로세서 내부에서 가장 높은 온도를 가진다. 듀얼 레지스터 파일 구조는 정수형 레지스터 파일에 대한 읽기 접근을 두 개의 레지스터 파일에 대한 접근으로 분할하는데, 이는 기존 레지스터 파일이 소모하는 동적 전력을 감소시켜 열섬 현상을 제거하는 효과를 가져온다. 그 결과 동적 온도 제어 기법에 의한 프로세서 성능 감소를 완화시키는데, 평균 13.35% (최대 18%)의 성능 향상을 확인할 수 있었다. Today's microprocessor designs are not free from temperature as well as power consumption. As processor technology scales down, an on-chip circuitry increases power density, which incurs excessive temperature (hotspot) problem. To tackle thermal problems cost-effectively, Dynamic Thermal Management (DTM) has been suggested; DTM techniques have benefits of thermal reliability and cooling cost. However, they require trade-off between thermal control and performance loss. This paper proposes a dual integer register file structure to minimize the performance degradation due to DTM invocations. In on-chip thermal control, the most important functional unit is an integer register file. It is the hotspot unit because of frequent read and write data accesses. The proposed dual integer register file migrates read data accesses by adding an extra register file, thus reduces per-unit dynamic power dissipation. As a result, the proposed structure completely eliminates localized hotspots in the integer register file, resulting in much less performance degradation by average 13.35% (maximum 18%) improvement compared to the conventional DTM architecture.

NCS 기반 고교 직업교육과정 ‘전자’교과의 마이크로프로세서 교수역량 규명과 상대적 중요도 분석

임종현 ( Jong-hyun Lim ),안미리 ( Mi-lee Ahn ) 한국컴퓨터교육학회 2018 컴퓨터교육학회 논문지 Vol.21 No.6

NCS 기반 교육과정의 전문교과 교사는 더욱 전문화된 교수역량을 필요로 한다. 본 연구는 NCS 기반 교육과정 ‘전자’ 교과의 마이크로프로세서 교육을 위한 교수역량을 규명하고, 역량 간 상대적 중요도를 분석하였다. 주요 연구 분석결과는 첫째, NCS 기반 교육과정 ‘전자’ 교과에서 마이크로프로세서 교육을 위한 교수역량은 8개의 주요 역량과 22개의 하위 역량으로 구성되었다. 둘째, 주요역량 간, 각 하위 역량간 상대적 중요도 조사에서 각각 ‘소스코드 작성 역량’과 ‘타겟 시스템 회로도 활용 소스코드 작성 역량’이 최고 순위이다. 본 연구는 전자 교과의 핵심이 되는 마이크로프로세서 교육의 내용과 방법에 대한 개선 및 교사역량 강화를 제안하며, 직업교육 체계화를 위한 가이드라인을 제시하였다. 또한 교수역량 요소를 통해 교사 역량 개발을 위한 전략 수립에 기여할 것으로 기대된다. The purpose of this study was to identify the teachers’ competency for the NCS-based microprocessor course in the 'electronic,' and analyzed the relative importance among vocational teachers’ competencies. Findings were (1) the teaching competencies for the microprocessor course consists of 8 major factors and 22 sub-factors, and (2) the AHP gained the result of the relative importance of the teaching competencies. In conclusion, the programming was identified as the most critical competency, suggested a guidelines for Microprocessor course to use in vocational schools.

IoT 기반 건물 내부 지도 및 화재 안내 시스템에 관한 연구

문성룡,조준호 한국디지털정책학회 2019 디지털융복합연구 Vol.17 No.1

This paper is a study on IoT based map inside the building and fire perception system using microprocessor and LABVIEW program. The smart control system implemented in this paper is designed to identify the location of fire by using microprocessor, flame detection sensor, carbon monoxide sensor and temperature sensor, and to guide the optimal travel route through Zigbee communication. And the proposed system uses QR code to interoperate with smartphone. The coordinator control verified that the sensor value of the smart control system installed through the LABVIEW software was confirmed. The IoT based control system studied in this paper was implemented with Arduino mega board and LABVIEW software, and the operation status was confirmed by display device and coordination. 본 논문은 마이크로프로세서와 랩뷰 프로그램을 이용한 IoT 기반의 건물 내부 지도 및 화재 안내 시스템에 관현 연구 이다. 지금까지의 건물 내부의 비상구를 안내하는 장치는 화재 발생시 화재장소와 상관없이 항상 일정한 방향만을 나타내어 화재로부터 건물 밖까지 최적의 비상구를 나타내어 주지 않고 있다. 논문에서 구현된 스마트 제어 시스템은 마이크로프로세서와 불꽃 감지센서, 일산화탄소센서 및 온도센서를 이용하여 화재 발생 장소를 파악하였고, Zigbee 통신을 통하여 최적의 이동경로를 안내하도록 구성되어 있다. 그리고 제안된 시스템은 QR코드를 활용하여 스마트폰과 연동되게 하였다. 코디네이터 제어는 LABVIEW 소프트웨어를 통하여 설치된 스마트제어 시스템의 센서 값이 확인되도록 검증하였다. 본 논문에서 연구된 IoT 기반 제어시스템은 Arduino mega 보드와 LABVIEW 소프트웨어로 구현하였고, 디스플레이 장치와 코디네이션으로 동작 상태를 확인 할 수 있었다.

마이크로프로세서 기반의 실내 주차정보 제공 시스템 설계 및 구현

유시온(Si-On Yoo),오형진(Hyoung-Jin Oh),오갑석(Kab-Suk Oh) 한국컴퓨터정보학회 2010 韓國컴퓨터情報學會論文誌 Vol.15 No.1

아파트단지, 대형 빌딩, 마트 또는 백화점에는 많은 차량을 수용할 수 있는 실내 주차장이 구비되어 있으나, 운전자는 혼잡한 주차장에서 빈 주차구역을 찾기 위해 상당한 시간을 낭비하고 있다. 본 연구에서는 운전자가 혼잡한 주차장에서 현황모니터를 통해 빈 주차공간을 찾기 위해 배회하는 시간을 줄이고, 주차된 차량의 위치를 찾기 쉽도록 SMS(Short Message Service)를제공하는마이크로프로세서기반의실내주차정보제공시스템을제안한다. 제안시스템은 차량 출입 검출용 RFID(Radio-Frequency IDentification) 시스템, 주차면의 차량유무 관련 정보처리 및 서버와의 통신 등의 기능을 갖춘 마이크로프로세서 시스템, 진출입 차량의 정보처리와 운전자에게 빈 주차공간 및 주차정보를 안내하는 서버 시스템으로 구성하였다. 수작업으로 제작한 8대 규모의 모형주차장에 제안 시스템을 구현하였으며, 주차 현황 모니터와 유료 문자메시지 서비스로 운전자에게 정보를 제공함으로써 실용성을 확인하였다. Apartment complex, buildings, markets and department stores have inner parking lots which can accept many cars but drivers waste lots of times to find the empty parking spaces in crowding parking lots. In this paper, we proposed the inner parking information support system based on microprocessor which can decrease roaming times to find vacant parking spot in confusing parking lots through notice monitor and provide SMS to make it easy to find parked place. Proposed system consist with RFID system for detecting access of cars, microprocessor system for processing data of checking existence of cars on parking spots and communicating with server, and server system which processes information of cars' in and out, guides empty parking spots and parked location to drivers. Suggested system is realized by handmade model parking lot size of 8 cars, and we confirmed practicality by providing information using parking notice monitor and single message service.

유체역학을 고려한 프로세서 다이 온도 시뮬레이션

최진항,윤익로,임성수,신승원,정성우 한국차세대컴퓨팅학회 2009 한국차세대컴퓨팅학회 논문지 Vol.5 No.2

프로세서 주변의 공기 온도는 프로세서의 전력 소모에 의해 시간에 따라 유동적으로 변한다. 이는 프로세서의 온도 프로파일에 영향을 미치기 때문에, 동적 온도 제어 기법을 설계할 때 주의를 요구한다. 그러나 기존 연구들은 프로세서 주변의 공기 온도를 고정 값으로 가정하고 온도 제어 기법을 설계함으로써, 잘못된 성능 예측에서 기인하는 프로세서의 성능 저하를 놓칠 가능성이 높았다. 본 논문은 유체역학을 기반으로 하는 공기 온도 모델링 프레임워크를 제시하여, 이를 기반으로 기존의 온도 제어 기법을 재평가하고 개선하려 한다. 그 예시로 랩탑 컴퓨터를 모델링하 여, 해당 시스템에 적합한 온도 제어 메커니즘을 제시한다. Microprocessor’s power consumption induces the thermal gradient of ambient-air temperature in time,which affects on-chip thermal profile. Hence, architects need to consider thermal environments carefully fordesigning Dynamic Thermal Management (DTM) scheme in a microprocessor. However, previous works justassume ambient temperature is not changed, which increases the possibility of performance degradation, sinceit can not evaluate DTM invocations depending on the degree of ambient temperature. This paper proposes aframework of modeling ambient thermal profile using fluid dynamics, therefore reevaluates and enhancesconventional dynamic thermal management techniques. For instance, the proposed framework explores alaptop and presents its adequate thermal control mechanism.