時量補語的句法及語用分析— 以VCO结构和VOVC结构为中心 —

곡효여 한국중국어교육학회 2019 중국어교육과연구 Vol.0 No.29

This paper analyzes the syntax and Chinese usage of VCO structure and VOVC structure. On the whole, the frequency of VCO and VOVC structure in VC structure is relatively low. The longer the modifier before the object, the harder it is to enter the VCO structure. It is not easy to add modifiers to the front of the VOVC structure. The “C” in the VCO structure provides background information for subsequent clauses, indicating that this amount exceeds the preset, the “VO” in the VOVC structure represents an event, the VO provides background information, and whether the focus is reread on “C” is determined by rereading. VOVC structure is mainly used in spoken language, especially in some high-frequency words, and VCO structure is used in written language and spoken language. It is hoped that this paper can also provide some reference for the teaching of Chinese as a foreign language. 本文以前人的研究成果为基础,在掌握大量语料的前提下,对VCO结构和VOVC结构的差异进行了系统的分析。 从句法的角度讲,宾语前的修饰语越长越不易进入VCO结构。当动词前有修饰成分时,可以进入VCO结构,但不易进入VOVC结构。VCO结构前面不易出现修饰成分的原因是焦点在“C”上,不管“C”为大量还是小量,都表示这个量超出了预设,VCO结构是为后续小句提供背景信息。VOVC结构中“V”的前面不易加入修饰成分的原因是“VO”是表示一个事件,VOVC结构是由“VO+VC”构成,主要是陈述做某件事所经历的时间,VO提供的是背景信息,焦点是否在“C”上由是否重读来决定。 从语体上说,VOVC结构主要用于口语,特别适用于一部分高频词;VCO结构用于书面语和口语。本文的遗憾是没有从历时的角度进行考察,但从共时的角度来分析,VOVC结构和VCO结构在语体上使用的不同,以及在句法上和语用上差异值得我们做更深入的分析。 希望本文对时量补语在对外汉语的教学方面也能提供一定的参考。

향상된 부 스큐 고속 VCO를 이용한 초고주파 PLL

김성하,김삼동,황인석,Kim, Sung-Ha,Kim, Sam-Dong,Hwang, In-Seok 대한전자공학회 2005 電子工學會論文誌-SC (System and control) Vol.42 No.6

PLL은 통신을 포함한 여러 분야에서 광범위 하게 사용된다. 본 논문에서는 향상된 부스큐 지연 방식을 이용한 고속 VCO와 이를 이용한 PLL을 제안하였다. 제안한 VCO와 PLL은 0.18um CMOS 공정을 기본으로 하여 1.8V의 전원전압에서 동작 하도록 설계되었다. 제안한 VCO는 서브 피드백 루프를 패스 트랜지스터로 설계 하였으며, 이 패스 트랜지스터는 NMOS PMOS가 사용되어서 주파수 이득이 반대인 2개의 주파수 제어전압이 필요하게 되며, 이로 인해 우수한 잡음 성능을 가지게 된다. 또한, 이 서브 피드백 루프와 부 스큐 지연방식은 보다 높은 주파수를 생성하게 된다. 실제 제안한 회로의 검증을 위하여 7단의 링 구성의 VCO를 설계하였으며, 설계된 VCO는 $3.2GHz\~6.3GHz$로 동작하며, 1MHz 오프셋 주파수에서 -128.8dBc/Hz의 위상잡음성능을 가짐을 검증 하였다. 이때의 전원 전압은 1.8V이며 VCO의 소비 전류는 3.8mA이다. 그리고 제안한 VCO를 이용하여 설계된 이중 루프 필터 구조의 PLL이 5GHz 대역에서 안정적으로 동작함을 검증하였다. 따라서, 제안한 VCO가 고주파 대역읜 통신기기에서 LC 공진회로를 대체 할 수 있음을 보였다. 본 논문에서 제안한 회로는 0.18um TSMC 라이브러리를 기본으로 하여 설계 하였다. PLLs have been widely used for many applications including communication systems. This paper presents a VCO with an improved negative skewed delay scheme and a PLL using this VCO. The proposed VCO and PLL are intended for replacing traditional LC oscillators and PLLs used in communication systems and other applications. The circuit designs of the VCO and PLL are based on 0.18um CMOS technology with 1.8V supply voltage. The proposed VCO employs subfeedback loops using pass-transistors and needs two opposite control voltages for the pass transistors. The subfeedback loops speed up oscillation depending on the control voltages and thus provide a high oscillation frequency. The two voltage controls have opposite frequency gain characteristics and result in low phase-noise. The 7-stage VCO in 0.18um CMOS technology operates from $3.2GHz\~6.3GHz$ with phase noise of about -128.8 dBc/Hz at 1MHz frequency onset. For 1.8V supply voltage, the current consumption is about 3.8mA. The proposed PLL has dual loop-filters for the proposed VCO. The PLL is operated at 5GHz with 1.8V supply voltage. These results indicate that the proposed VCO can be used for radio frequency operations replacing LC oscillators. The circuits have been designed and simulated using 0.18um TSMC library.

DAB 응용을 위한 주파수 합성기의 연구

김용우(Yongwoo Kim),문용(Yong Moon) 大韓電子工學會 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.48 No.2

본 논문은 DAB 응용을 위한 주파수 합성기를 1.8V 0.18㎛ CMOS 공정으로 설계하였다. VCO는 NP-core를 사용하여 저전력 특성, 출력 파형의 대칭적 특성을 향상시켰다. 커패시터 뱅크와 버랙터(varactor) 뱅크를 선택적으로 스위칭 하는 기법을 적용하여 1302.34㎒ - 1949.51㎒ 에서 동작이 가능한 것을 확인하였다. 버랙터 커패시턴스의 선형 특성을 개선하는 버랙터바이어스 개수를 2개로 최소화 하였고, 버랙터 스위칭 기법으로 K<SUB>VCO</SUB>(VCO 이득)를 일정하게 유지할 수 있었다. 또한, VCO 주파수 보정 회로를 추가하여 VCO 이득의 간격을 일정하게 유지하도록 설계하였다. VCO와 주파수 합성기의 각 블록은 0.18 ㎛ CMOS 공정으로 설계하여 Cadence Spectre를 이용하여 검증하였고, 측정된 VCO 소모 전류는 9㎃, 39.8%의 tuning range, 주파수 합성기 전체의 소모 전력은 18 ㎽ 이다. A frequency synthesizer for DAB applications is designed using 0.18㎛ CMOS process with 1.8V supply. NP-core type is chosen for VCO core to improve low power characteristic and symmetric characteristic of output waveform. VCO range is 1302.34 ㎒ - 1949.51 ㎒ using switchable capacitor bank and varactor bank. Varactor biases that improve varactor capacitance characteristics were minimized as two, K<SUB>vco</SUB>(VCO gain) is maintained using technique of varactor bank switching. Intervals of K<SUB>vco</SUB> are maintained adding VCO frequency compensation logic. Each block of VCO and frequency synthesizer designed 0.18㎛ CMOS process with 1.8V supply is verified by Cadence Spectre, measured VCO consumes 9㎃ current, and is 39.8% tuning range, total power consumption of the frequency synthesizer is 18㎽.

Mobile-DTV 응용을 위한 광대역 주파수 합성기의 설계

문제철(Jecheol Moon),문용(Yong Moon) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.5

Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V 0.18㎛ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800㎒-1.67㎓ 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18㎽이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1㎓, 1.5㎓, 2㎓ 출력 주파수에서 1㎒ 오프셋에서 -100dBc/㎐ 이하의 잡음 특성을 확인하였다. A Frequency synthesizer for mobile-DTV applications is implemented using 0.18㎛ CMOS process with 1.8V supply. PMOS transistors are chosen for VCO core to reduce phase noise. The measurement result of VCO frequency range is 800㎒-1.67㎓ using switchable inductors, capacitors and varactors. We use varactor bias technique for the improvement of VCO gain linearity, and the number of varactor biasing are minimized as two. VCO gain deterioration is also improved by using the varactor switching technique. The VCO gain and interval of VCO gain are maintained as low and improved using the VCO frequency calibration block. The sigma-delta modulator for fractional divider is designed by the co-simualtion method for accuracy and efficiency improvement. The VCO, PFD, CP and LF are verified by Cadence Spectre, and the sigma-delta modulator is simulated using Matlab Simulink, ModelSim and HSPICE. The power consumption of the frequency synthesizer is 18㎽, and the VCO has 52.1% tuning range according to the VCO maximum output frequency. The VCO phase noise is lower than -100㏈c/㎐ at 1㎒ offset for 1㎓, 1.5㎓, and 2㎓ output frequencies.

출력 신호의 진폭 제어 회로를 가진 10 ㎓ LC 전압제어 발진기

송창민(Changmin Song),장영찬(Young-Chan Jang) 한국전기전자학회 2020 전기전자학회논문지 Vol.24 No.4

위상 잡음을 개선하기 위한 출력 신호의 진폭을 제어하는 회로를 가진 10 ㎓ LC 전압 제어 발진기(VCO:voltagecontrolled oscillator)가 제안된다. 제안된 LC VCO를 위한 진폭 제어 회로는 피크 검출 회로, 증폭기, 그리고 전류원 회로로 구성된다. 피크 검출 회로는 2 개의 diode-connected NMOSFET과 하나의 커패시터로 구성되어 출력 신호의 최젓값을 감지함으로 수행된다. 제안하는 진폭 제어 회로를 가진 LC VCO는 1.2 V 공급 전압을 사용하는 55 ㎚ CMOS 공정에서 설계된다. 설계된 LC VCO의 면적은 0.0785 ㎟이다. 제안된 LC VCO에 사용된 진폭 제어 회로는 기존 LC VCO의 출력 신호에서 발생되는 242 ㎷의 진폭 변화를 47 ㎷로 줄인다. 또한, 출력 신호의 peak-to-peak 시간 지터를 8.71 ㎰에서 931 fs로 개선한다. A 10 ㎓ LC voltage-controlled oscillator (VCO), which controls an amplitude of output signal, is proposed to improve the phase noise. The proposed amplitude control circuit for the LC VCO consists of a peak detector, an amplifier, and a current source. The peak detector is performed detecting the lowest voltage of the output signal by using two diode-connected NMOSFET and a capacitor. The proposed 10 ㎓ LC VCO with an amplitude control circuit for output signal is designed using a 55 ㎚ CMOS process with a supply voltage of 1.2 V. Its area is 0.0785 ㎟. The amplitude control circuit used in the proposed LC VCO reduces the amplitude variation 242 ㎷ generated in the output signal of the conventional LC VCO to 47 ㎷. Furthermore, it improves the peak-to-peak time jitter from 8.71 ㎰ to 931 fs.

위상 잡음을 개선한 CMOS VCO의 설계 및 제작

김종성,이한영,Kim, Jong-Sung,Lee, Han-Young 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.5

본 논문에서는 온-칩 스파이럴 인덕터 해석에 대한 3차원 전자장 시뮬레이션 방법을 제시하였으며, 이 방법은 정확히 예측 가능한 CMOS VCO를 설계하는데 적용될 수 있음을 보였다. VCO는 CMOS 0.25 um 표준 공정을 이용하여 LC-공진형으로 구현하였으며, 공진기의 스파이럴 인덕터는 실리콘 기판과의 사이에 그라운드 패턴을 삽입한 경우와 그렇지 않은 경우에 대해 각각 VCO를 구현하여 인덕터의 Q값 개선에 의해 VCO의 위상 잡음이 어느 정도 개선되는지를 검증하였다. 제작된 VCO는 2.5 V 제어 전압에서 3.094 GHz, -12.15 dBm 출력을 가지며, LC 공진에 사용된 단일 인덕터의 Q는 그라운드 패턴을 삽입한 경우 3 GHz에서 8% 정도 개선됨을 시뮬레이션을 통해 검증하였으며, 이로 인한 위상 잡음은 3 MHz 오프셋 주파수에서 9 dB 개선되어짐을 실험을 통해 확인하였다. In this paper, a 3-D EM simulation methodology for on-chip spiral inductor analysis has provided and it is shown that the methodology can be adapted to the highly predictable design for CMOS VCO. LC-resonator type VCO have fabricated by using standard 0.25 um CMOS process. And the LC VCO layout case which has pattern ground shielded inductors and the other layout case which has no pattern grounded inductors were fabricated for the verification of their effects on the VCO's phase noise by reducing the Q-factor of inductors. Fabricated VCO has 3.094 GHz, -12.15 dBm output at the tuning voltage of 2.5 V, and from the simulation, Q-factor of the pattern grounded inductor has increased 8% at 3 GHz, and from the measurement results, the phase noise has reduced by 9 dB at the 3 MHz off-set frequency for the pattern grounded inductor layout case.

UWB 응용을 위한 고주파 CMOS VCO 설계 및 제작

박봉혁,이승식,최상성,Park, Bong-Hyuk,Lee, Seung-Sik,Choi, Sang-Sung 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.2

본 논문에서는 CMOS 0.18 ${\mu}m$ 공정을 이용하여 DS-CDMA UWB용 고주파 VCO를 설계하고 제작하였다. 위상 잡음 특성을 좋게 하기 위해서 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계하였고, varactor를 이용하여 주파수를 조정하였다. 또한 전류원의 1/f 잡음 신호를 줄이기 위해 저항을 이용하여 전류원을 구성하였다. 스펙트림 분석기를 이용한 측정을 위해 칩 내부에 고속 동작을 위한 인버터 버퍼를 추가로 설계하였다. 제작한 VCO의 core size는 $340{\mu}m{\times}535{\mu}m$이고, 측정한 VCO의 위상 잡음은 1-MHz offset에서 -107 dBc/Hz의 특성을 나타내고, 주파수 조정 범위는 $7.09{\sim}7.52$ GHz의 특성을 보인다 Harmonic suppression은 32 dB, VCO core의 전류 소모는 1.8 V 공급 전압에서 2 mA의 저전력 소모를 나타내도록 설계하였다. In this paper, we propose the design and fabrication on high frequency CMOS VCO for DS-UWB(Direct-Sequence Ultra-WideBand) applications using 0.18 ${\mu}m$ process. The complementary cross-coupled LC oscillator architecture which is composed of PMOS, NMOS symmetrically, is designed for improving the phase noise characteristic. The resistor is used instead of current source that reduce the 1/f noise of current source. The high-speed buffer is needed for measuring the output characteristic of VCO using spectrum analyzer, therefore the high-speed inverter buffer is designed with VCO. A fabricated core VCO size is $340{\mu}m{\times}535{\mu}m$. The VCO is tunable between 7.09 and 7.52 GHz and has a phase noise lower than -107 dBc/Hz at 1-MHz offset over entire tuning range. The measured harmonic suppression is 32 dB. The VCO core circuit draws 2.0 mA from a 1.8 V supply.

고속 통신 시스템을 위한 40㎓ CMOS 전압 제어 발진기의 설계

이종석(Jongsuk Lee),문용(Yong Moon) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.3

고속 통신을 위해서 0.11um CMOS 공정을 사용하여 40㎓ 전압 제어 발진기 (VCO : Voltage Controlled Oscillatior)를 제작했다. 밀리미터 웨이브 대역에서 동작하는 VCO는 높은 성능을 얻기 위하여 스마트 바이어스 테크닉을 사용하였고 스파이럴 형태의 인덕터와 출력버퍼를 추가하여 LC형 구조로 설계했다. 제안하는 VCO의 동작범위는 34~40㎓이며, 이 주파수 대역은 밀리미터 웨이브 통신 시스템에 적합하다. VCO의 측정결과 ?16dBm의 출력파워와 16%의 동작범위, 38㎓ 중심주파수에서 ?100.33dBc/Hz(@1MHz)의 위상잡음을 갖는다. 또한 1.2V 전원에서 PAD를 포함한 전체 소모전력은 16.8㎽이다. VCO의 성능을 비교할 수 있는 FOMT의 값은 ?183.3dBc/Hz로 이전의 VCO에 비해 우수한 성능을 확인했다. For an high speed communication, a 40㎓ VCO was implemented using a 0.11um standard CMOS technology. The mm-wave VCO was designed by a LC type using a spiral inductor, and a simplified architecture with buffers and a smart biasing technique were used to get a high performance. The frequency range of the proposed VCO is 34~40㎓ which is suitable for mm-Wave communication system. It has an output power of -16dBm and 16% tuning range. And the phase noise is -100.33dBc/Hz at 1MHz offset at 38㎓ fundamental frequency. The total power consumption of VCO including PADs is 16.8㎽ with 1.2V supply voltage. The VCO achieves the FOMT of -183.8dBc/Hz which is better than previous VOCs.

고속 통신 시스템을 위한 40GHz CMOS 전압 제어 발진기의 설계

이종석,문용,Lee, Jongsuk,Moon, Yong 대한전자공학회 2014 전자공학회논문지 Vol.51 No.3

고속 통신을 위해서 0.11um CMOS 공정을 사용하여 40GHz 전압 제어 발진기 (VCO : Voltage Controlled Oscillatior)를 제작했다. 밀리미터 웨이브 대역에서 동작하는 VCO는 높은 성능을 얻기 위하여 스마트 바이어스 테크닉을 사용하였고 스파이럴 형태의 인덕터와 출력버퍼를 추가하여 LC형 구조로 설계했다. 제안하는 VCO의 동작범위는 34~40GHz이며, 이 주파수 대역은 밀리미터 웨이브 통신 시스템에 적합하다. VCO의 측정결과 -16dBm의 출력파워와 16%의 동작범위, 38GHz 중심주파수에서 -100.33dBc/Hz(@1MHz)의 위상잡음을 갖는다. 또한 1.2V 전원에서 PAD를 포함한 전체 소모전력은 16.8mW이다. VCO의 성능을 비교할 수 있는 FOMT의 값은 -183.3dBc/Hz로 이전의 VCO에 비해 우수한 성능을 확인했다. For an high speed communication, a 40GHz VCO was implemented using a 0.11um standard CMOS technology. The mm-wave VCO was designed by a LC type using a spiral inductor, and a simplified architecture with buffers and a smart biasing technique were used to get a high performance. The frequency range of the proposed VCO is 34~40GHz which is suitable for mm-Wave communication system. It has an output power of -16dBm and 16% tuning range. And the phase noise is -100.33dBc/Hz at 1MHz offset at 38GHz fundamental frequency. The total power consumption of VCO including PADs is 16.8mW with 1.2V supply voltage. The VCO achieves the FOMT of -183.8dBc/Hz which is better than previous VOCs.

2 단계 자동 진폭 캘리브레이션 기법을 적용한 넓은 튜닝 범위를 갖는 클래스-C 타입 전류 재사용 전압제어발진기 설계

김동영(Dongyoung Kim),최진욱(Jinwook Choi),이동수(Dongsoo Lee),이강윤(Kang-Yoon Lee) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.11

본 논문에서는 전류-재사용 구조를 사용하여 1.95 GHz~3.15 GHz 의 광범위한 튜닝 범위를 갖는 저전력 전압 제어 발진기(VCO)를 설계하였다. 클래스-C 타입을 적용하여 위상 잡음 특성을 향상 시켰으며, 2 단계 자동 진폭 캘리브레이션 기법을 통해 전류-재사용 전압제어발진기 구조의 가장 큰 단점인 차동 출력 전압간의 불균형을 최소화 하였다. 차동 출력 전압간의 차이는 1.5mV ~ 4.5mV 가량으로 나타나며, 이는 출력 전압의 0.6% 이내 오차이다. 제안하는 전류-재사용 전압제어발진기는 CMOS 0.13 μm 공정을 사용하여 설계 하였다. 공급 전압은 1.2 V를 사용하였고, 소모 전류는 2.3 GHz에서 2.6 mA이다. 출력 주파수가 2.3 GHz에서 위상 잡음은 -116.267 dBc/Hz(@1MHz Offset)이며, 레이아웃 면적은 720 X 580 μm² 이다. In this paper, a design of low power Current-Reuse Voltage Controlled Oscillator (VCO) which has wide tuning range about 1.95 GHz ~ 3.15 GHz is presented. Class-C type is applied to improve phase noise and 2-Step Auto Amplitude Calibration (AAC) is used for minimizing the imbalance of differential VCO output voltage which is main issue of Current-Reuse VCO. The mismatch of differential VCO output voltage is presented about 1.5mV ~ 4.5mV. This mismatch is within 0.6 % compared with VCO output voltage. Proposed Current-Reuse VCO is designed using CMOS 0.13 μm process. Supply voltage is 1.2 V and current consumption is 2.6 mA at center frequency. The phase noise is -116.267 dBc/Hz at 2.3GHz VCO frequency at 1MHz offset. The layout size is 720 X 580 μm².