개선된 능동 커패시터 체배기 회로

김영석 충북대학교 컴퓨터정보통신연구소 2012 컴퓨터정보통신연구 Vol.20 No.1

A new capacitor multiplier circuit has been proposed and verified by Cadence SPECTRE simulations using Samsung 0.13um CMOS process parameters. Effective capacitance of approximately 460pF was achieved from integrated 50pF capacitor. Conventional capacitor multiplier circuit had poor frequency response at high frequencies due to a pole by the MOSFET diode (1/gm), but our proposed circuit eliminated this pole by reducing the impedance at that node (1/gm)(1/gm*ro). Also, improved frequency response of the proposed capacitor multiplier was verified by simple gm-C LPF. keywords : Active capacitor, frequency response, Miller effect

SiC MOSFET 문턱전압 모델

김영석(金永碩) 충북대학교 컴퓨터정보통신 연구소 2001 컴퓨터정보통신연구 Vol.9 No.2

고온 및 방사선이 심한 극한 상황에서 사용 가능한 SiC N-채널 MOSFET의 문턱전압 모델을 개발하였다. 제안된 모델은 온도 상승에 따른 표면 전위 변화, 공핍 전하 변화 및 Sic/sio? 유사도너 계면 상태 전하(donorlike interface state charge) 변화를 고려하였다. 제안된 모델을 가지고 시뮬레이션 해본 결과 계면 상태에 의한 문턱전압 감소가 제일 심하였다. 제안된 모델의 검증을 위하여 SiC N-채널 MOSFET를 제작하여 온도를 상승시키면서 문턱전압의 변화를 측정하고 모델 시뮬레이션 결과와 비교하였다. 이로부터 추출된 계면 전하 밀도는 5×1012cm-2eV-1이다. The threshold voltage model for SiC N-channel MOSFET which can be used for the high-temperature and hard radiation environments has been developed. The proposed model includes the surface band bending, the change of depletion charge and the chance of SiC/Si02 donorlike interface state charge due to the temperature increase. The simulation of the model shows that the interface state is the most dominant factor for the threshold voltage decrease by the temperature increase. To verify the proposed model the SiC N-channel MOSFET is fabricated and the threshold voltage of the device is measured and compared with the simulation results. From the measurements and simulation results the interface state density of 5×1012cm-2eV-1 is extracted.

실리콘 기판 위의 나선형 인덕터에 대한 SPICE 모델

김영석,박종욱 충북대학교 컴퓨터 정보통신 연구소 2000 컴퓨터정보통신연구 Vol.8 No.1

회로설계 엔지니어들이 쉽게 RF IC 설계에 사용할 수 있는 나선형 인덕터의 SPICE 모델을 개발하였다. 이 모델은 나선형 인덕터의 등가회로 소자 값들을 SPICE의 user-defined function 및 subcircuit 기능을 이용하여, 레이아웃 변수, 공정 변수, 실리콘 기판 변수로부터 정의하였다. 특히 인덕턴스는 임의의 회전에 대한 인덕턴스 Li 및 임의의 두 회전에 대한 상호 인덕턴스 Mij를 subcircuit으로 정의하여 전체 인덕턴스 값을 계산하였다. 모델의 정확성을 검증하기 위하여 CMOS 0.8㎛ 공정으로 제작된 나선형 인덕터의 측정 s- 파라미터, 총 인덕턴스 및 quality-factor 결과를 시뮬레이션 데이터와 비교한 결과 일치함을 확인하였다. 본 논문에서 제시된 SPICE를 이용한 나선형 인덕턴스 모델은 scalable하며, 실리콘 기판의 영향 등을 포함하기 때문에 레이아웃 최저고하에 쉽게 사용할 수 있는 장점을 가진다. The SPICE model of the spiral inductor on silicon substrate which can be easily used for the RF IC design has been developed. In this proposed model the equivalent circuit elements of the spiral inductor are defined by the layout and process parameters using the user-defined function and subcircuit of the SPICE. The total inductance is calculated using the subcircuit Li for the arbitrary turn I and the Mij for two arbitrary turns. The model was verified by comparing the simulated data with the measured s-parameters, total inductance, and quality factor of the spiral inductor fabricated by the CMOS 0.8㎛ process. The proposed SPICE model of the spiral inductor is scalable and includes the effects of the silicon substrate.

선형성을 개선한 저전압 CMOS RF 주파수 변환기 설계

고희곤,김영석 충북대학교 컴퓨터정보통신 연구소 2003 컴퓨터정보통신연구 Vol.11 No.2

본 논문은 선형성을 개선한 900MHz 저전압 CMOS 하향 주파수변환기를 제안하였고 회로 모의실험에 의하여 확인 하였다. 선형성 개선을 위하여 Class AB 트랜스컨덕터단을 사용하였고, RF 단과 LO 스위칭단을 캐패시터로 커플링시켜 저전압으로 동작 하게하였다. 1.0 GHz의 LO 신호를 가지고 3.0 V에서 동작하는 제안된 주파수 변환기는 회로 모의실험을 하여 선형성을 나타내는 ⅡP3는 4.8dBm, 변환이득은 0.6dB를 얻었다. 제안된 주파수 변환기는 길버트 주파수 변환기와 비교하여 선형성과 변환이득에서 개선됨을 보았다. 설계한 주파수 변환기는 RF 송수신기 시스템 등에서 활용될 것으로 기대된다. In this paper, the 900MHz low-voltage CMOS downconversion mixer with high linearity has been proposed and confirmed by circuit simulations. The class AB transconductor stage is used for high-linearity and capacitively coupled with LO switching stage for low-voltage applications. Circuit simulations show that the proposed mixer operating at 3.0V with 1.0GHz LO signal has ⅡP3 of 4.8dBm and conversion gain of 0.6dB. The linearity and conversion gain of the proposed mixer is much improved compared to that of the conventional Gilbert mixer. The proposed mixer with CMOS technology is used to be integrated into the one-chip RF transceiver system.

Cascode 구조의 CMOS LNA 해석 및 제작

서종삼,박종욱,김영석 충북대학교 컴퓨터 정보통신 연구소 2000 컴퓨터정보통신연구 Vol.8 No.1

RF 통신시스템에 이용되는 캐스코드 CMOS 저잡음증폭기를 NOSIS 0.5㎛ CMOS 공정을 이용하여 해석하고 제작하였다. 우리는 커패시터와 EEPROM을 이용하여 온칩 주파수 튜닝 회로를 제안했다. 입력단과 출력단에서의 커패시턴스는 EEPROM을 프로그램 함으로써 가변할 수 있고, 그렇게 함으로써 정확한 주파수 매칭이 이루어 질 수 있다. 이 방법의 이점은 외부 튜닝 요소가 필요하지 않다는 것이다. S-파라미터, 잡음지수, IIP3를 모의실험하기 위해서 회로시뮬레이터인 HSPICE를 이용하였다. 모의실험은 24dB의 이득, 2.7dB의 잡음지수, 그리고 4dBm의 IIP3를 나타내었다. 제안된 저잡음증폭기는 MOSIS 0.5㎛ CMOS 공정을 이용하여 제작되었고, 온칩 RF 프로브와 HP8720 네트워크 에널라이져를 이용하여 측정하였다. 제작된 저잡음증폭기의 이득은 1GHz에서 약 17dB를 나타내었다. A cascode CMOS low noise amplifier(LNA) for the radio frequency communication system has been analyzed and fabricated using the MOSIS 0.5㎛ CMOS process. We proposed an on-chip frequency tuning circuit using the tuning capacitor and EEPROM. The capacitance at the input and output port can be varied by programming the EEPROM, so that the exact frequency matching can be achieved. The advantage of this method is that the off-chip tuning element is not necessary. The circuit simulator, HSPICE has been used to simulate s-parameter, noise figure(NF), and third-order intercept point(IP3). The simulation showed the forward gain(S21) of 17dB, the noise figure of 2.7dB, the IIP3 of 4dBm. The proposed LNA was fabricated using the MOSIS 0.5㎛ CMOS process and measured using the on-chip RF probe and the HP8720 network analyzer. The measured S21 of the fabricated LNA was about 17dB at 1GHz.

A Method of Measuring Intrinsic and Extrinsic Base-Collector Capacitances of HBTs Using the Miller Effect

Yeong-Seuk Kim(김영석),Sung-Ho Park(박성호),Moon-Pyung Park(박문평),Sung-Woo Choi(최성우),Eung-Gie Oh(오응기),Chul-Soon Park(박철순),Hyung-Moo Park(박형무) 대한전자공학회 1994 대한전자공학회 학술대회 Vol.1994 No.11

S-파라메터 측정으로부터 HBT의 에미터 저항 추출 방법

김영석(Yeong-Seuk Kim),강신재(Shin-Jae Kang),나기열(Kee-Yeol Na),박성호(SungHo Park),박문평(MoonPyung Park),송기문(KieMoon Song),이태우(Tae-Woo Lee) 대한전자공학회 1995 대한전자공학회 학술대회 Vol.1995 No.12

Optimal Design of Spiral Inductors on Silicon Substrates for RF ICs

Moon, Yeong-Joo,Choi, Moon-Ho,Na, Kee-Yeol,Kim, Nam-Su,Kim, Yeong-Seuk The Korean Institute of Electrical and Electronic 2005 전기전자재료학회논문지 Vol.18 No.3

Planar spiral inductors on silicon substrates were optimally designed using MATLAB, which is a tool to perform numerical computations with matrices. The equivalent circuit parameters of the spiral inductors were extracted from the data measured from the spiral inductors fabricated using a 0.18 $\mu\textrm{m}$ RF CMOS process. The metal width, which is a critical design parameter, was optimized for the maximum quality factor with respect to the operating frequency.

A Unified Potentiostat for Electrochemical Glucose Sensors

Sohn, Ki-Sung,Oh, Seok-Jae,Kim, Eui-Jin,Gim, Jeong-Min,Kim, Nam-Soo,Kim, Yeong-Seuk,Kim, Jong-Won The Korean Institute of Electrical and Electronic 2013 Transactions on Electrical and Electronic Material Vol.14 No.5

A unified potentiostat circuit for both $O_2$- and $H_2O_2$- based electrochemical glucose sensors was proposed and its function was verified by circuit simulations and measurement results of a fabricated chip. This circuit consisted of an operational amplifier, a comparator and current mirrors. The proposed circuit was fabricated with a $0.13{\mu}m$ thick oxide CMOS process and an active area of $360{\mu}m{\times}100{\mu}m$. The measurements revealed an input operation range from 0.5 V to 1.6 V in the $H_2O_2$- based bio-sensor and from 1.7 V to 2.6 V in the $O_2$- based bio-sensor with a supply voltage of 3.3 V. The evaluation results showed that the proposed potentiostat circuit is suitable for measuring the electrochemical cell currents of both $O_2$- and $H_2O_2$- based glucose sensors.

Improved Body Effect and Analog Characteristics of n-Channel MOSFET With Lateral Asymmetric Substrate Doping

Kee-Yeol Na,Ki-Ju Baek,Jun-Kyu Kim,Dongwon Kim,Nam-Soo Kim,Yeong-Seuk Kim Institute of Electrical and Electronics Engineers 2014 IEEE transactions on electron devices Vol. No.

<P>An n-channel MOSFET with lateral asymmetric substrate doping (LASD) is presented in this paper. The proposed LASD device has a p-well on the source side and a p-substrate on the drain side. The LASD MOSFET was designed by the simple p-well layout approach and fabricated using the 0.18 μm standard low-voltage CMOS process without any process modification. The experimental measurements showed the improved analog performances of the LASD MOSFET: higher transconductance (gm), lower drain conductance (gds), lower drain induced barrier lowering, higher transconductance generation factor (gm/I<SUB>D</SUB>), and higher Early voltage (V<SUB>EA</SUB>). In addition, the LASD device showed strong body-effect immunity: smaller V<SUB>T</SUB> shift according to body bias and lower body bias sensitivity factor (gmb/gm).</P>