http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
마이크로머시닝을 위한 새로운 희생층인 다결정 - 산화막의 특성
홍순관,김철주 ( Soon Kwan Hong,Chul Ju Kim ) 한국센서학회 1996 센서학회지 Vol.5 No.1
Considering that polycrystalline silicon, a structural material of the micromachining, is affected by a sacrificial oxide layer, the poly-oxide obtained by the thermal oxidation of polycrystalline silicon is newly proposed and estimated as the sacrificial oxide layer. The grain size of the polycrystalline silicon grown on the poly-oxide is larger than that of polycrystalline silicon grown on the conventional sacrificial oxide layer. As a result of XRD, increase of (111) textures and formation of additional (220) textures are observed on the polycrystalline silicon deposited on the poly-oxide. Also, the polycrystalline silicon grown on the poly-oxide represents small and uniform stress.
홍순관,Hong, Soon-Kwan 대한전자공학회 2005 電子工學會論文誌 IE (Industry electronics) Vol.42 No.4
Recently embedded passive technology which fabricate passive elements such as resistors and capacitors at the inner layer of PCB(Printed Circuit Board) is used to make high performance IT products. However, embedded capacitor has limit in full range circuit applications because of the low capacitance density. In this paper, a new embedded capacitor which has wrinkled electrodes and dielectric layer was proposed to overcome the limits. FEM(Finite Elements Method) technique was used to evaluate capacitance density of the wrinkled type embedded capacitor. Capacitance density of the wrinkled type embedded capacitor is larger than that of conventional planar type embedded capacitor by about 25.6%$\sim$39.6%. In case of thin film type embedded capacitor, proposed wrinkled structure has more enhanced effect on the capacitance density. 최근 저항이나 캐패시터와 같은 수동소자를 PCB의 내층에 제조하는 임베디드 패시브 기술이 고성능의 IT 제품을 제조하는데 사용되고 있다. 그런데 임베디드 캐패시터는 정전용량 밀도가 낮아 회로소자로서의 전반적인 응용에 한계가 있다. 본 논문에서는 이러한 한계를 극복하기 위하여 wrinkle형의 전극과 유전체 층을 가진 새로운 임베디드 캐패시터를 제안하였다. FEM 기법을 사용하여 wrinkle형 임베디드 캐패시터의 정전용량 밀도를 평가하였다. Wrinkle형 임베디드 캐패시터는 기존의 평면형 임베디드 캐패시터에 비하여 25.6%$\sim$39.6% 정도 큰 정전용량 밀도를 나타내었다. 특히, thin film형 임베디드 캐패시터에 wrinkle 구조를 적용할 때 정전용량 밀도가 보다 많이 향상되었다.
홍순관(Soon-Kwan Hong) 한국산학기술학회 2014 한국산학기술학회 학술대회 Vol.- No.-
본 논문에서는 PCB 제조에서 미세 배선을 가공할 때 사용되는 세미 에디티브 및 에디티브 공정의 문제점을 해결할 수 있는 개선된 에디티브 공정을 제안하였다. 본 논문에 따른 개선된 에디티브 공정은 D/F를 비롯해 PSR과 에칭 레지스트 잉크 및 감광성 폴리이미드를 도금 레지스트로 사용하여 PCB 배선을 형성함으로써 전기 동으로 고품질의 배선을 형성하면서도 측면부식의 문제를 해결할 수 있다. 또한 소프트 에칭이 필요 없고, 무전해 동을 에칭한 후 표면에 남은 팔라듐을 제거하는 공정도 불필요하여 공정 효율을 개선할 수 있다.
홍순관(Hong, Soon-Kwan),남명우(Nam, Myung-Woo) 한국산학기술학회 2008 한국산학기술학회 학술대회 Vol.- No.-
본 논문에서는 PCB(Printed Circuit Board) 기판의 내부에 만들어지는 임베디드 캐패시터에서 정전용 량 밀도를 높이고 고주파 특성을 향상시키기 위한 방안을 연구하였다. 전극의 형태 및 유전체와의 적 층구조를 변형하면서 임베디드 캐패시터의 특성변화를 분석하였으며, 이를 통하여 정전용량 밀도 및 고주파 특성을 개선할 수 있었다.