http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 홍상근(Sang-Geun Hong) (검색결과 5 건)
- 무료
- 기관 내 무료
- 유료
-
홍상근,최송석,신동조,임재문,Hong, Sang-Geun,Choi, Song-Suk,Shin, Dong-Cho,Lim, Jae-Moon 한국군사과학기술학회 2010 한국군사과학기술학회지 Vol.13 No.5
A modern artillery use a FMCW Proximity Fuze for effectively target destruction. FMCW Proximity Fuze can be deceived by Jamming Technique because it uses RF for distance estimation. FMCW Proximity Fuze algorithm is similar to FMCW radar's, but normal Jamming Tech. like Noise and Mulitone is useless. Most Shots with FMCW Proximity Fuze have a additional mechanical fuze against RF Jamming. Shots explode by mechanical fuze when Proximity Fuse is Jammed. However, distance Deception is available because shots can not distinguish between deception jamming signal and ground reflected signal. For making Distance Deception Jamming, FMCW signal tracking is demanded. In this paper, we propose a FMCW tracking method and develop the Jammer to show Jamming signal.
-
FPGA의 DDS Core를 이용한 다중 톤 재밍 신호 생성
홍상근(Sang-Geun Hong),곽창민(Chang-Min Kwak),이왕용(Wang-Yong Lee) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.9
전쟁에서 통신은 매우 중요하다. 과거에는 전령을 이용하였으나 현대전에서는 통신기기의 발달로 주로 무선통신망을 이용하고 있다. 현대전에서 적 전력을 약화시키기 위해 재밍 신호를 이용하여 적 통신망의 교란을 시도한다. 통신망을 교란하는 통신 재밍 신호로 흔하게 사용되는 것 중 톤 재밍 신호가 있다. 톤 재밍은 한 개 또는 여러 개의 톤을 주파수 스펙트럼 상에 출력하는 방법으로 적 무선 통신기의 수신단을 무력화 하는 기법이다. 본 논문에서는 Xilinx사에서 제공하는 FPGA(Field Programmable Gate Arry)와 DDS(Direct Digital Synthesizer) core를 사용하여 최대 10개의 톤을 생성하였으며, 생성된 톤의 간격과 개수를 제어하는 방안을 제시하고, 실제로 실험한 결과를 기술하였다. Communication is very important in warfare. Dispatch riders were used in ancient warfare, but communication system is used in modern warfare, as the advancement of communication equipments. In order to weaken enemy military strength, communication jamming signal disrupts enemy communication systems. Tone jamming is one of the common communication jamming techniques. Tone jamming is that several tones are placed in the spectrum for neutralizing the enemy's radio communication receivers. In this paper, we develop multitone jamming signal controlled tone number up to 10 tones and tone interval between tones using DDS(Direct Digital Synthesizer) core and FPGA(Field Programmable Gate Arry) of Xilinx Inc. and show the jamming signal output.
-
위상 샘플링 방식 DRFM 적용 대역폭 제어 잡음 재밍 기법 개발
홍상근(Sang-Geun Hong),이왕용(Wang-Yong Lee),류정호(Jeong-Ho Ryu),신욱현(Wook-Hyen Shin) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.8
현대 전쟁에서는 직접 적을 타격하여 파괴하는 것뿐만 아니라 적의 전투 능력을 무력화하는 재밍의 중요성이 증가하고 있다. 잡음 재밍은 전자전 재밍 기법의 기본이 되는 기법으로 재밍하고자 하는 장비의 수신기 특성에 영향을 적게 받으며, 거의 모든 수신 장치를 교란할 수 있는 방식이다. 잡음 재밍의 경우, 출력 대비 효율을 높이기 위해 적 수신기의 대역폭과 잡음의 대역폭을 일치시킬 필요가 있으며, 다수의 서로 다른 레이더 표적을 시분할하여 재밍하기 위해 고속으로 잡음 대역폭을 가변할 필요가 있다. 본 논문은 위상 샘플링 방식으로 운용되는 DRFM에 적용할 수 있는 실시간으로 잡음 대역폭 제어가 가능한 재밍 기법을 시뮬레이션을 통해 개발하여 제안한다. In modern warfare, jamming for neutralizing the enemy electronic equipments is as important as destroying them by common weapon systems. Noise jamming is a base technique of EA(Electronic Attack) and it is one of the effective jamming techniques. Noise jamming is effective regardless of enemy electronic equipment receiver types. For increasing jamming efficiency using the same output power, noise jamming bandwidth has to be similar to target receiver’s bandwidth. Radar jamming source like DRFM(Digital Radio Frequency Memory) requires noise bandwidth changing immediately for time sharing multiple jamming. In this paper, we developed bandwidth changable noise jamming signal for phase sampling type DRFM and do simulation using Matlab for showing the jamming signal output.
-
클록 보정회로를 가진 1V 1.6-GS/s 6-bit Flash ADC
김상훈,홍상근,이한열,박원기,이왕용,이성철,장영찬,Kim, Sang-Hun,Hong, Sang-Geun,Lee, Han-Yeol,Park, Won-Ki,Lee, Wang-Yong,Lee, Sung-Chul,Jang, Young-Chan 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.9
A 1V 1.6-GS/s 6-bit flash analog-to-digital converter (ADC) with a clock calibration circuit is proposed. A single track/hold circuit with a bootstrapped analog switch is used as an input stage with a supply voltage of 1V for the high speed operation. Two preamplifier-arrays and each comparator composed of two-stage are implemented for the reduction of analog noises and high speed operation. The clock calibration circuit in the proposed flash ADC improves the dynamic performance of the entire flash ADC by optimizing the duty cycle and phase of the clock. It adjusts the reset and evaluation time of the clock for the comparator by controlling the duty cycle of the clock. The proposed 1.6-GS/s 6-bit flash ADC is fabricated in a 1V 90nm 1-poly 9-metal CMOS process. The measured SNDR is 32.8 dB for a 800 MHz analog input signal. The measured DNL and INL are +0.38/-0.37 LSB, +0.64/-0.64 LSB, respectively. The power consumption and chip area are $800{\times}500{\mu}m2$ and 193.02mW. 클록 보정회로를 가진 1V 1.6-GS/s 6-비트 flash 아날로그-디지털 변환기 (ADC: analog-to-digital converter)가 제안된다. 1V의 저전압에서 고속 동작의 입력단을 위해 bootstrapped 아날로그 스위치를 사용하는 단일 track/hold 회로가 사용되며, 아날로그 노이즈의 감소와 고속의 동작을 위해 평균화 기법이 적용된 두 단의 프리앰프와 두 단의 비교기가 이용된다. 제안하는 flash ADC는 클록 보정회로에 의해 클록 duty cycle과 phase를 최적화함으로 flash ADC의 동적특성을 개선한다. 클록 보정 회로는 비교기를 위한 클록의 duty cycle을 제어하여 evaluation과 reset 시간을 최적화한다. 제안된 1.6-GS/s 6-비트 flash ADC는 1V 90nm의 1-poly 9-metal CMOS 공정에서 제작되었다. Nyquist sampling rate인 800 MHz의 아날로그 입력신호에 대해 측정된 SNDR은 32.8 dB이며, DNL과 INL은 각각 +0.38/-0.37 LSB, +0.64/-0.64 LSB이다. 구현된 flash ADC의 면적과 전력소모는 각각 $800{\times}500{\mu}m2$와 193.02 mW 이다.
-
DRFM 적용을 위한 고속 능동 대역선택 RF 수신기 설계
전영일(Young-Il Jeon),성기민(Ki-Min Sung),홍상근(Sang-Geun Hong),나인석(In-Seok Na) 대한전자공학회 2019 전자공학회논문지 Vol.56 No.8
본 논문에서는 DRFM 적용을 위한 고속 능동 대역선택 RF 수신기의 설계방안 및 측정 결과에 대하여 기술하였다. 구현된 RF 수신기는 광대역 수신부, 협대역 수신부와 각 하부 모듈로 고속 능동 대역선택부로 구성된다. 광대역 수신부는 C-Ku 대역 수신 신호에 대해 하향변환 기능을 수행하며 협대역 수신부는 디지털부가 순시 처리 가능한 S-C 대역폭으로 신호를 변환하여 DRFM으로 신호를 전달하는 기능을 수행한다. 광대역, 협대역 검출부는 입력 펄스 신호의 채널 정보를 빠르게 획득하여 DRFM에 제공하며 동시에 수신대역 채널화 필터의 스위치를 제어한다. 제작된 고속 능동 대역선택 수신기의 측정을 통해 RF 입력 신호부터 디지털 부 전달까지 전파 지연시간은 최대 114 ㎱의 결과를 얻었다. 이는 매우 짧은 펄스폭의 레이다 신호가 운용주파수 내로 입력되더라도 펄스를 DRFM에 저장 할 수 있기 때문에 DRFM 적용 가능성을 확인하였다. In this paper, design method and measurement result of high speed active band selection RF receiver for DRFM application are described. The implemented RF receiver consists of a broadband receiver and a narrowband receiver and high-speed band selection module. The broadband receiver comprises an up-down conversion function and a high-speed active band detection function for the C-Ku band reception signal. and the narrowband receiver converts the signal to a bandwidth capable of instantaneous processing by the digital part and transmits the signal to the DRFM. The wideband and narrowband detection part quickly obtains the channel information of the input pulse signal and provides it to the DRFM while controlling the switch of the reception band channelization filter. The propagation delay time from the RF input signal to the digital subcarrier was measured to be 114 ㎱ maximum through the measurement of the constructed high speed active band select receiver. This confirms that DRFM can be applied because a pulse can be stored in the DRFM even if a radar signal with a very short ns pulse width is input into the operating frequency.
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
