http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 한재열(Jae-Yeol Han) (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
고화질 영상 시스템 응용을 위한 12비트 130MS/s 108㎽ 1.8㎟ 0.18um CMOS A/D 변환기
한재열(Jae-Yeol Han),김영주(Young-Ju Kim),이승훈(Seung-Hoon Lee) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.3
본 논문에서는 TFT-LCD 디스플레이 및 디지털 TV 시스템 응용과 같이 고속으로 동작하며 고해상도, 저전력 및 소면적을 동시에 요구하는 고화질 영상시스템 응용을 위한 12비트 130MS/s 108㎽ 1.8㎟ 0.18um CMOS ADC를 제안한다. 제안하는 ADC는 3단 파이프라인 구조를 사용하여 고해상도와 높은 신호처리 속도에서 전력 소모 및 면적을 최적화하였다. 입력단 SHA 회로에는 Nyquist 입력에서도 12비트 이상의 정확도로 신호를 샘플링하기 위해 게이트-부트스트래핑 회로를 적용함과 동시에 트랜스컨덕턴스 비율을 적절히 조정한 2단 증폭기를 사용하여 12비트에 필요한 높은 DC 전압 이득과 충분한 위상 여 유를 갖도록 하였으며, MDAC의 커패시터 열에는 높은 소자 매칭을 얻기 위하여 각각의 커패시터 주위를 공정에서 제공하는 모든 금속선으로 둘러싸는 3차원 완전 대칭 구조를 갖는 레이아웃 기법을 적용하였다. 한편, 제안하는 ADC에는 전원 전압 및 온도에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하여 잡음을 최소화하면서 시스템 응용에 따라 선택적으로 다른 크기의 기준 전압 값을 외부에서 인가할 수 있도록 하였다. 제안하는 시제품 ADC는 0.18um n-well 1P6M CMOS 공정으로 제작되었으며, 측정된 DNL 및 INL은 12비트 해상도에서 각각 최대 0.69LSB, 2.12LSB의 수준을 보이며, 동적 성능으로는 120MS/s와 130MS/s의 동작 속도에서 각각 최대 53㏈, 51㏈의 SNDR과 68㏈, 66㏈의 SFDR을 보여준다. 시제품 ADC의 칩 면적은 1.8㎟이며 전력 소모는 1.8V 전원 전압과 130MS/s에서 108㎽이다. This work proposes a 12b 130MS/s 108㎽ 1.8㎟ 0.18um CMOS ADC for high-quality video systems such as TFT-LCD displays and digital TVs requiring simultaneously high resolution, low power, and small size at high speed. The proposed ADC optimizes power consumption and chip area at the target resolution and sampling rate based on a three-step pipeline architecture. The input SHA with gate-bootstrapped sampling switches and a properly controlled trans-conductance ratio of two amplifier stages achieves a high gain and phase margin for 12b input accuracy at the Nyquist frequency. A signal-insensitive 3D-fully symmetric layout reduces a capacitor and device mismatch of two MDACs. The proposed supply- and temperature- insensitive current and voltage references are implemented on chip with a small number of transistors. The prototype ADC in a 0.18um 1P6M CMOS technology demonstrates a measured DNL and INL within 0.69LSB and 2.12LSB, respectively. The ADC shows a maximum SNDR of 53㏈ and 51㏈ and a maximum SFDR of 68㏈ and 66㏈ at 120MS/s and 130MS/s, respectively. The ADC with an active die area of 1.8㎟ consumes 108㎽ at 130MS/s and 1.8V.
-
흉강경을 이용한 폐기포절제 수술과 동시에 시행한 Doxycycline Pleurodesis의 효과
김형국,한재열,김광호,김정택,Kim, Hyeong-Guk,Han, Jae-Yeol,Kim, Gwang-Ho,Kim, Jeong-Taek 대한흉부심장혈관외과학회 1996 Journal of Chest Surgery (J Chest Surg) Vol.29 No.1
비디오 흥강경을 이용한 기흥환자의 기포절제 수술에서 수술성적을 높힐 수 있는 한 방편으로 doxycycline을 사용한 화학적 늑막유착술을 함께 시행하여왔다. 그러나 doxycycline을 사용한 늑막유착술의 효과에 대해 아직 잘 알려져 있지 않다. 본 교실에서는 1993년 9월 부터 1995년 6월 까지 본원에서 기흥으로 입원하여 비디오 흥강경으로 기포절제술을 시행한 41명중 doxycycline으로 늑막유착술을 동시에 시행한 21명 (group I)과 시 행하지 않은 20명 (group II)을 비교하여 보았다. Doxycycline을 사용한 늑막유착술은 기포절제가 끝난후 doxycycline 500mg을 생리식염수 200m1에 섞어 흥강내에 30분에서 1시간 잔류시킨 후 배액하였다. Group I과 group II의 연령은 각각 30.9 $\pm$ 20.0세와 24.3 $\pm$ 9.49세였고 남여 비는 각각 20:1과 20:0 였다. 술후 흥강삽관 기간은 group I과 group II가 각각 5.86 $\pm$ 4.69일과 3.80 $\pm$2.28일 이었다. 흥관을 통해 술후 3일째 하루 100m1 이상의 흥수가 배액되는 환자의 수는 group 에서 7명 이고 group II서 1명이었으며, 또한 7일 이상 흥관을 제거하지 못한 환자는 group I이 5명이고 group II가 2명 이었다. 술후 발\ulcorner을 보인 환자수는 group I과 group II가 각각 3명 이었다. 술후 진통제 투여량은 group I이 2.19 $\pm$ 2.77amp1es 이며 group II가 2.30 $\pm$ 1.95amp1e 이었다. 추적관찰 동안 group I이 2명, group II가 2명 재발하여 각각 9.5%와 10%의 재발율을 보였다. 본 연구결과 기흥환자에서 비디오 흉강경을 이용한 기포절제술과 동시에 시행한 doxycycline을 이용한 늑막유착술은 필요치 않다는 결론을 얻었다. Chemical pleurodesis with doxycycline has been used during video-assisted thoracoscopic surgery (VATS) as an auxiliary method to enhance therapeutic goal in patients with pneumothorax. However, the therapeutic effect of doxycycline pleurodesis (DP) has not been clearly defined yet. To evaluate the effect of DP, we compared two groups of patients who were given VATS bullectomy from October 1993 to June 1995. Group I composed of 21 patients who received DP and group II composed of 20 patients who did not received DP Doxycycline 500mg with saline 200ml were instilled into the pleural cavity upon a completion of bullec omy, and retained there for 0.5-1 hour and then drained out. The age of group I was 30.9 $\pm$ 20.0 and that of group II was 24.3 $\pm$ 9.49 years. Male to female ratio was 20: I in group I and 20 : 0 in group II. The postoperative indwelling time of chest tube was 5.86 $\pm$ 4.69 days in group I and 3.80 $\pm$ 2.28 days in group II. Seven patients had more than 100m1/day of chest tube drainage on the postoperative third day in group I compared to one patient in group II. Five patients had postoperative indwelling time of chest tube greater than 7 days in group I compared to two in group II. The number of patients who had postoperative fever were 3 in both group, analgesic requirements were 2.19 $\pm$ 2.77 amples in group I and 2.30 $\pm$ 1.95 ambles in group II. Follow-up was done from 2 months to 16 months after surgery. During the follow up periods, four patients had recurrence 2 (9.5%) in group I and 2 (10%) in group II. We conclude that concomitant doxycycline pleurodesis with video-assisted thor coscopic bullectomy In patients with pneumothorax is not necessary.
-
16M-Color LTPS TFT-LCD 디스플레이 응용을 위한 1:12 MUX 기반의 1280-RGB x 800-Dot 드라이버
김차동(Cha-Dong Kim),한재열(Jae-Yeol Han),김용우(Yong-Woo Kim),송남진(Nam-Jin Song),하민우(Min-Woo Ha),이승훈(Seung-Hoon Lee) 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.1
본 논문에서는 ultra mobile PC (UMPC) 및 휴대용 기기 시스템 같이 고속으로 동작하며 고해상도, 저전력 및 소면적을 동시에 요구하는 16M-color low temperature poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) 응용을 위한 1:12 MUX 기반의 1,280-RGB x 800-dot 70.78㎽ 0.13㎛ CMOS LCD driver IC (LDI) 를 제안한다. 제안하는 LDI는 저항 열 구조를 사용하여 고해상도에서 전력 소모 및 면적을 최적화하였으며 column driver는 LDI 전체 면적을 최소화하기 위해 하나의 column driver가 12개의 채널을 구동하는 1:12 MUX 구조로 설계하였다. 또한, 신호전압이 rail-to-rail로 동작하는 조건에서 높은 전압 이득과 낮은 소비전력을 얻기 위해 class-AB 증폭기 구조를 사용하였으며, 고화질을 구현하기 위해 오프셋과 출력편차의 영향을 최소화하였다. 한편, 최소한의 MOS 트랜지스터 소자로 구현된 온도 및 전원전압에 독립적인 기준 전류 발생기를 제안하였으며, 저전력 설계를 위하여 차세대 시제품 칩의 source driver에 적용 가능한 새로운 구조의 slew enhancement기법을 추가적으로 제안하였다. 제안하는 시제품 LDI는 0.13㎛ CMOS 공정으로 제작되었으며, 측정된 source driver 출력 정착 시간은 high에서 low 및 low에서 high 각각 1.016㎲, 1.072㎲의 수준을 보이며, source driver 출력 전압 편차는 최대 11㎷를 보인다. 시제품 LDI의 칩 면적은 12,203㎛ x 1,500㎛이며 전력 소모는 1.5V/5.5V 전원 전압에서 70.78㎽이다. This work proposes a 1,280-RGB x 800-dot 70.78㎽ 0.13㎛ CMOS LCD driver IC (LDI) for high-performance 16M-color low temperature poly silicon (LTPS) thin film transistor liquid crystal display (TFT-LCD) systems such as ultra mobile PC (UMPC) and mobile applications simultaneously requiring high resolution, low power, and small size at high speed. The proposed LDI optimizes power consumption and chip area at high resolution based on a resistor-string based architecture. The single column driver employing a 1:12 MUX architecture drives 12 channels simultaneously to minimize chip area. The implemented class-AB amplifier achieves a rail-to-rail operation with high gain and low power while minimizing the effect of offset and output deviations for high definition. The supply- and temperature-insensitive current reference is implemented on chip with a small number of MOS transistors. A slew enhancement technique applicable to next-generation source drivers, not implemented on this prototype chip, is proposed to reduce power consumption further. The prototype LDI implemented in a 0.13㎛ CMOS technology demonstrates a measured settling time of source driver amplifiers within 1.016㎲ and 1.072㎲ during high-to-low and low-to-high transitions, respectively. The output voltage of source drivers shows a maximum deviation of 11㎷. The LDI with an active die area of 12,203㎛ x 1,500㎛ consumes 70.78㎽ at 1.5V/5.5V.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
