초기화 스위치를 이용해 오프셋을 감소시킨 고속 다이나믹 래치 비교기 설계

성광수,현유진,서희돈,Seong, Kwang-Su,Hyun, Eu-Gin,Seo, Hee-Don 대한전자공학회 2000 電子工學會論文誌-SD (Semiconductor and devices) Vol.37 No.10

본 논문에서는 다이나믹 래치 형태의 비교기의 입력 오프셋을 줄이는 효과적인 방법을 제안한다. 기존 논문에서 고려된 원하지 않는 정궤환에 의한 오프셋 뿐 아니라, charge injection 부정합에 따른 오프셋을 정확하게 분석하였으며 이를 최소화하기 위하여 샘플링 구간 전에 비교기 양 입력단을 같은 전압으로 초기화하기 위한 수위치를 추가하였다. 제안된 회로는 0.65${\mu}m$ CMOS 공정 파라미터로 모의 실험 되었으며, 5v의 단일 전원 전압으로 동작하고, 200MHz 샘플링 주파수에서 5mV 이하의 오프셋 전압을 가진다. 특히 입력 저항을 $5k{\Omega}$일 때 기존 논문에 비해 약 80%의 입력 오프셋이 개선됨을 모의 실험을 토하여 확인하였다. In this paper, we propose an efficient technique to minimize the input offset of a dynamic latch comparator. We analyzed offset due to charge injection mismatching and unwanted positive feedback during sampling phase. The last one was only considered in the previous works. Based on the analysis, we proposed a modified dynamic latch with initialization switch. The proposed circuit was simulated using 0.65${\mu}m$ CMOS process parameter with 5v supply. The simulation results showed that the input offset is less than 5mV ant 200MHz sampling frequency and the input offset is improved about 80% compared with previous work in $5k{\Omega}$ input resistance.

캘리브래이션 기능이 있는 RC지연 정전용량 방식 터치센서 설계

성광수(Kwang-Su Seong),이무진(Mu-Jin Lee) 한국조명·전기설비학회 2009 조명·전기설비학회논문지 Vol.23 No.8

본 논문에서는 저항과 클록 주파수 변동에 의한 문제를 효과적으로 감소시킬 수 있는 풀 디지털 정전용량 방식의 터치키를 제안한다. 제안된 방식은 측정하고자 하는 정전용량 두 개와 두 정전용량 사이의 저항으로 구성되어 있으며, 각 정전용량과 저항의 지연을 각각 측정한 후 두 지연의 비를 구한다. 양자화 오차를 무시할 경우 두 지연의 비는 측정하고자 하는 두 정전용량의 비로 표시되어 저항 값과 클럭 주파수와 무관하다. 실험결과에서도 제안된 방법이 저항과 클록주파수에 의한 변동을 효과적으로 줄일 있음을 보였으며, 제안된 방법의 정전용량 해상도가 1.04[pF]여서 터치키로 사용될 수 있음을 보였다. In this paper, we propose a full digital capacitive sensing touch key reducing the effects due to the variations of resistance and clock frequency. The proposed circuit consists of two capacitive loads to measure and a resistor between the capacitive loads. The method measures the delays of the resistor and two capacitive loads, respectively. The ratio of the two delays is represented as the ratio of the two capacitive loads and is irrelative to the resistance and the clock frequency if quantization error is disregarded. Experimental results show the proposed scheme efficiently reduces the effects due to the variations of clock frequency and resistance. Further more the method has 1.04[pF] resolution and can be used as a touch key.

트랙 밀도 최소를 위한 효과적인 데이터패스 배치 알고리즘

성광수(Kwang Su Seong),남효덕(Hyo Duk Nam) 영남대학교 정보통신연구소 1999 정보통신연구소논문집 Vol.6 No.1

N/A

터치키 응용을 위한 풀 디지털 정전용량 센서

성광수(Kwang Su Seong),이무진(MuJin Lee) 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.6

본 논문에서는 터치키에 응용할 수 있는 풀 디지털 방식의 정전용량 센싱 기법을 제안한다. 제안된 회로는 측정하고자 하는 정전용량 두 개와 두 정전용량 사이 저항으로 구성된다. 각 정전용량과 저항으로 지연을 측정한 후 두 지연의 차이로 측정하고자 하는 두 정전용량의 차이를 구하는 방식으로 동작전압, 온도, 습도와 같은 동작환경변화의 영향을 완화시킬 수 있는 장점이 있다. 실험결과 제안된 방식의 정전용량 해상도가 1.02pF이어서 터치키에 적용할 수 있음을 보였다. In this paper, a full-digital capacitive sensor for touch key applications is proposed. The proposed circuit consists of two capacitive loads to measure and a resistor between the capacitive loads. As the method measures the delays of the resistor and two capacitive loads respectively, and obtains difference between the capacitive loads by subtracting the two delays, it can reduce the effects of changing of operating environment variables such as supplying voltage, temperature and humidity. Experimental results show the method has 1.02pF resolution and can be applied to touch key applications.

저항과 클록 주파수 변동에 의한 문제를 감소시킨 풀 디지털 방식 정전용량 센싱 터치키 설계

성광수(Kwang-Su Seong) 한국조명·전기설비학회 2009 조명·전기설비학회논문지 Vol.23 No.4

본 논문에서는 저항과 클록 주파수 변동에 의한 문제를 효과적으로 감소시킬 수 있는 풀 디지털 정전용량 방식의 터치키를 제안한다. 제안된 방식은 측정하고자 하는 정전용량 두 개와 두 정전용량 사이의 저항으로 구성되어 있으며, 각 정전용량과 저항의 지연을 각각 측정한 후 두 지연의 비를 구한다. 양자화 오차를 무시할 경우 두 지연의 비는 측정하고자 하는 두 정전용량의 비로 표시되어 저항 값과 클럭 주파수와 무관하다. 실험결과에서도 제안된 방법이 저항과 클록주파수에 의한 변동을 효과적으로 줄일 수 있음을 보였으며, 제안된 방법의 정전용량 해상도가 1.04[pF]여서 터치키로 사용될 수 있음을 보였다. In this paper, we propose a full digital capacitive sensing touch key reducing the effects due to the variations of resistance and clock frequency. The proposed circuit consists of two capacitive loads to measure and a resistor between the capacitive loads. The method measures the delays of the resistor and two capacitive loads, respectively. The ratio of the two delays is represented as the ratio of the two capacitive loads and is irrelative to the resistance and the clock frequency if quantization error is disregarded. Experimental results show the proposed scheme efficiently reduces the effects due to the variations of clock frequency and resistance. Further more the method has 1.04[pF] resolution and can be used as a touch key.

차세대 통신 플랫폼을 위한 입출력 컨트롤러 설계

현유진,성광수,Hyun Eugin,Seong Kwang-Su 대한전자공학회 2005 電子工學會論文誌-CI (Computer and Information) Vol.42 No.4

In this paper, we design a PCI Express controller for future communication system The controller supports the full functionality of Transaction Layer and Data Link Layer of PCI Express. The designed controller has the proposed transmitter buffer architecture to obey Replay mechanism. This scheme merges the transmitting buffer and the replay buffer. The proposed buffer has the higher data transfer efficiency than the conventional buffer architecture because it can dynamically adjust size of a replay buffer space. We also design transmitter of Transmitter Transaction Layer to effectively support the proposed buffer, The receiver device of PCI Express must possess the buffer for three types of transaction to support Flow Control. And it must report the amount of the buffer space regularly to the Port at the opposite end of the link. We propose the simple receiver buffer scheme using only one buffer to easily support Flow Control. And the designed controller is verified under proposed test bench 본 논문에서는 차세대 통신 플랫폼을 위한 PCI 익스프레스의 전송계층과 데이터 연결계층의 모든 기능을 지원하는 PCI 익스프레스 컨트롤러를 설계하였다. 설계된 컨트롤러는 재전송 메커니즘을 효과적으로 지원하기 위해 제안된 송신버퍼 구조를 가지고 있다. 이 버퍼 구조는 전송 버퍼와 재전송 버퍼를 한 개의 버퍼로 통합하여 재전송 버퍼의 공간을 유동적으로 할당할 수 있는 방법이다. 또한 설계된 컨트롤러의 송신단 전송계층은 제안된 버퍼 구조를 효과적으로 지원하도록 설계되어 졌다. 흐름제어를 지원하기 위해 PCI 익스프레스의 모든 수신 디바이스는 각 명령어를 위한 3개의 수신 버퍼를 가지고 있어야 하며, 각 수신 버퍼의 빈 공간을 주기적으로 상대 디바이스에 알려주어야 한다. 설계된 컨트롤러에서는 단지 하나의 수신 버퍼를 이용하여 흐름제어를 보다 쉽게 지원하기 위한 방법을 제안하였다. 또한 설계된 컨트롤러는 제안된 테스트 벤치를 통해 검증되었고 동작함을 확인할 수 있었다.

프리페치 요구를 지원하는 PCI 2.2 타겟 컨트롤러 설계 및 검증

현유진,성광수,Hyun Eugin,Seong Kwang-Su 한국정보처리학회 2005 정보처리학회논문지 A Vol.12 No.6

When a PCI 2.2 bus master requests data using Memory Read command, a target device may hold PCI bus without data to be transferred for long time because a target device needs time to prepare data infernally. Because the usage efficiency of the PCI bus and the data transfer efficiency are decreased due to this situation, the PCI specification recommends to use the Delayed Transaction mechanism to improve the system performance. But the mechanism cann't fully improve performance because a target device doesn't know the exact size of prefetched data. In the previous work, we propose a new method called Prefetch Request when a bus master intends to read data from the target device. In this paper, we design PCI 2.2 controller and local device that support the proposed method. The designed PCI 2.2 controller has simple local interface and it is used to convert the PCI protocol into the local protocol. So the typical users, who don't know the PCI protocol, can easily design the PCI target device using the proposed PCI controller. We propose the basic behavioral verification, hardware design verification, and random test verification to verify the designed hardware. We also build the test bench and define assembler instructions. And we propose random testing environment, which consist of reference model, random generator ,and compare engine, to efficiently verify corner case. This verification environment is excellent to find error which is not detected by general test vector. Also, the simulation under the proposed test environment shows that the proposed method has the higher data transfer efficiency than the Delayed Transaction about $9\%$. PCI 2.2 마스터 디바이스가 타겟 디바이스로부터 데이터를 읽어 오고자 할 때 타겟 디바이스는 내부적으로 데이터를 준비해야 함으로 인해 PCI 버스가 데이터 전송 없이 점유되는 상황이 발생한다. 이를 위해 PCI 2.2 사양에서는 지연전송을 제안하여 전송 효율을 향상시켰지만 이 역시 타겟 디바이스가 얼마의 데이터를 미리 준비 해둘지를 알 수 없어 버스 사용 및 데이터 전송 효율을 떨어뜨리는 원인을 제공한다. 이에 앞선 연구에서는 이를 해결하기 위한 프리페치 요구를 이용하는 새로운 방법을 제안하였다. 본 논문에서는 이 방법을 지원하는 PCI 타겟 컨트롤러와 로컬 디바이스를 설계하였다. 설계된 PCI 타겟 컨트롤러는 간단한 로컬 인터페이스를 가질 뿐 아니라 PCI 2.2를 전혀 모르는 사용자도 쉽게 PCI 인터페이스를 지원할 수 있도록 설계되었다. 또한 설계된 하드웨어를 효과적으로 검증하기 위한 방법으로 기본 동작 검증, 설계 기반검증, 그리고 랜덤 테스트 검증을 제안하였다 이러한 검증을 위해 테스트 벤치와 테스트 벤치를 동작시키는 위한 명령어를 제안하였다. 그리고 랜덤 테스트를 위해 참조 모델, 랜덤 발생기, 비교 엔진으로 구성된 테스트 환경을 구축하였으며 이를 이용해 코너 케이스를 효과적으로 검증할 수 있다. 또한 제안된 테스트 환경을 통해 시뮬레이션 한 결과, 프리페치 요구를 이용한 제안된 방법이 지연 전송에 비해 데이터 전송 효율이 평균 $9\%$ 향상되었다.

I2C 슬래이브 칩의 주소 설정을 위한 RC회로를 이용한 효과적인 아날로그-디지털 변환기 설계

이무진(Mu-Jin Lee),성광수(Kwang-Su Seong) 한국조명·전기설비학회 2012 조명·전기설비학회논문지 Vol.26 No.6

In this paper, we propose an analog-to-digital converter to set the address of a I2C slave chip. The proposed scheme converts a fixed voltage between 0 and VDD to the digital value which can be used as the address of the slave chip. The rising time and the falling time are measured with digital counter in a serially connected RC circuit, while the circuit is being charged and discharged with the voltage to be measured. The ratio of the two measured values is used to get the corresponding digital value. This scheme gives a strong point which is to be implementable all the parts except comparator using digital logic. Although the method utilizes RC circuit, it has no relation with the RC value if the quantization error is disregarded. Experimental result shows that the proposed scheme gives 32-level resolution thus it can be used to configure the address of the I2C slave chip.

고속 다이나믹 래치 비교기의 오프셋 최소화 기법

현유진(Eugin Hyun),성광수(Kwang-Su Seong),서희돈(Hee-Don Seo) 대한전자공학회 2000 대한전자공학회 학술대회 Vol.2000 No.11

스위치드 커패시터를 이용한 동작 주파수에 무관한 정전용량 터치스위치

이무진(Mu-Jin Lee),성광수(Kwang-Su Seong) 한국조명·전기설비학회 2013 조명·전기설비학회논문지 Vol.27 No.6

This paper proposes a capacitive touch switch using a switched-capacitor. The proposed method charges capacitance for measurement using the switched-capacitor until the voltage across the capacitance reaches a threshold voltage. As the proposed method uses the number of times being charged to measure the capacitance, the method has no relation with the operating frequency of the switched-capacitor. This paper also shows the quantization resolution of the proposed method is related to the capacitance in the switched-capacitor and the threshold voltage, i.e., the resolution is improved when the capacitance in the switched-capacitor is decreased and the threshold voltage is increased. Simulation result shows the method gives 31fF quantization resolution when the capacitance in the switched-capacitor is 50fF and threshold voltage is 80% of the supply voltage.