http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
곽원영,구용서,안철,Kwak, Won-Young,Koo, Yong-Seo,An, Chul 대한전자공학회 1998 電子工學會論文誌, D Vol.d35 No.4
In this paper, algeration of electical characteristics is analyzed when the operating temperature of MOSFET, BJT and CMOS/BiCMOS inverter is lowered from 300K to 77K. As the operating temperature is lowered, electric characteristics of MOSFET are enhanced generally but, those of bipolar transistor are degraded because current gain is reduced by BGN(Band Gap Narrowing) effect. For the inverter considered in this work, switching characteristics of PSA-BiCMOS inverter are enhanced by the electrical characteristics enhancement of MOSFET when the operating temperature is reduced to 200K, while under 200K, those of PSA-BiCMOS inverter are degraded because the degradation of BJT impacts on the inverter circuit.
ESD 보호 소자를 탑재한 Peak Current-mode DC-DC Buck Converter
박준수,송보배,유대열,이주영,구용서,Park, Jun-Soo,Song, Bo-Bae,Yoo, Dae-Yeol,Lee, Joo-Young,Koo, Yong-Seo 한국전기전자학회 2013 전기전자학회논문지 Vol.17 No.1
본 논문에서는 인덕터의 흐르는 전류를 감지하여 출력 전압을 일정하게 유지시키는 Peak Current-mode 방식의 DC-DC Buck Converter를 제안하고, 소신호 모델링에 기초하여 Power Stage 설계 방법과 시스템의 안정도를 설계하는 방법을 제안한다. 또한, dc-dc 컨버터의 신뢰성과 성능을 향상시키기 위해 보호회로를 추가하였다. 그리고 정전기 방지를 위하여 ESD 보호회로를 제안하였다. 제안된 보호회로는 게이트-기판 바이어싱 기술을 이용하여 낮은 트리거 전압을 구현하였다. 시뮬레이션 결과는 일반적인 ggNMOS의 트리거 전압(8.2V) 에 비해 고안된 소자의 트리거 전압은 4.1V 으로 더 낮은 트리거 전압 특성을 나타냈다. 본 논문에서 제안하는 회로의 시뮬레이션은 0.35um BCB 공정 파라미터를 이용하였고, Mathworks 사의 Mathlab과 Synopsys 사의 HSPICE 프로그램을 사용하여 검증하였다. In this paper, dc-dc buck converter controled by the peak current-mode pulse-width-modulation (PWM) presented. Based on the small-signal model, we propose the novel methods of the power stage and the systematic stability designs. To improve the reliability and performance, over-temperature and over-current protection circuits have been designed in the dc-dc converter systems. To prevent electrostatic An electrostatic discharge (ESD) protection circuit is proposed. The proposed dc-dc converter circuit exhibits low triggering voltage by using the gate-substrate biasing techniques. Throughout the circuit simulation, it confirms that the proposed ESD protection circuit has lower triggering voltage(4.1V) than that of conventional ggNMOS (8.2V). The circuit simulation is performed by Mathlab and HSPICE programs utilizing the 0.35um BCD (Bipolar-CMOS-DMOS) process parameters.
스위치 전도 손실을 개선한 인터리브 DC-DC 벅-부스트 컨버터 설계
이주영(Lee, Joo-Young),주환규(Joo, Hwan-Kyu),이현덕(Lee, Hyun-Duck),양일석(Yang, Yil-Suk),구용서(Koo, Yong-Seo) 한국전기전자학회 2010 전기전자학회논문지 Vol.14 No.3
본 논문에서는 DTMOS(Dynamic Threshold voltage MOSFET) 스위칭 소자를 사용한 인터리브 방식의 전원제어 장치(PMIC)를 제안하였다. 휴대기기에 필요한 높은 출력 전압과 낮은 출력 전압을 제공하기 위하여 벅-부스트 컨버터를 사용하였다. 또한, 높은 출력 전류에서 고 전력 효율을 얻기 위하여 PWM(Pulse Width Modulation) 제어 방식을 사용하였다. 낮은 온-저항을 갖는 DTMOS를 사용하여 도통 손실을 감소시켰으며 인터리브 방식을 사용하여 출력 리플을 감소시켰다. 1mA 이하의 대기모드에서도 높은 효율을 구현하기 위하여 LDO를 설계하였다. The interleaved power management IC(PMIC) with DTMOS(Dynamic Threshold voltage MOSFET) switching device is proposed in this paper. The buck-boost converter used to provide the high output voltage and low output voltage for portable applications. Also we used the PWM(Pulse Width Modulation) control method for high power efficiency at high current level. DTMOS with low on-resistance is designed to decrease conduction loss. The interleaved PMIC to reduce output ripple. And step-down DC-DC converter in stand-by mode below 1mA is designed with LDO in order to achive high efficiency.