Brief Review of Silicon Solar Cells

이준신,Yi, Jun-Sin The Korean Vacuum Society 2007 Applied Science and Convergence Technology Vol.16 No.3

태양광발전이란 태양에너지를 직접 전기 에너지로 변환시키는 것이다. 지난 5년 동안 태양광발전은 세계적으로 높은 성장률을 보여 왔다. 특히 2006년에는 30%, 이상의 성장을 가져왔으며 앞으로 20년 동안 평균 생산 성장률은 매년 27%-34%가 될 것으로 예상하고 있다. 현재까지는 태양광발전을 이용해 생산된 전력의 가격은 기존 전력발전의 가격보다 높지만 태양광 기술의 발전과 효율의 향상으로 점점 그 가격이 떨어지고 있다. 뿐만 아니라 태양전지용의 실리콘 기판의 대량생산은 점점 더 태양전지의 가격 저하를 가져오고 있다. 태양전지의 변화효율의 한계는 30%이다. 현재에는 결정질 실리콘 태양전지가 주를 이루고 있지만 미래에는 박막 실리콘 태양전지가 주도를 이룰 것이다. 2030년에는 박막 태양전지가 90%이상을 이루고 결정질 태양전지는 10% 이하로 떨어질 것을 예상하고 있다. 성균관대학교에서는 결정질 실리콘 태양전지의 저가화와 고효율화를 주 연구로 수행하고 있다. 현재 성균관대학교에서는 스크린 프린트를 이용해서 16% 이상의 다결정 실리콘 태양전지와 17% 이상의 단결정 실리콘 태양전지를 성공적으로 제작하였다. 제 1세대에서 다음 세대의 태양전지 발전의 과정은 새로운 접근법으로 확대되지만 여전히 실리콘이 지금까지 주된 재료로 쓰이고 있다. 2010년까지 이러한 기술들에 대한 격차는 여전히 있지만 태양광발전을 통한 전력생산의 가격은 60 cent/watt 정도로 예상하고 있다. 태양광발전은 청정에너지로서 재생불가능 하고 고갈되어가고 환경오염을 일으키는 다른 에너지와 비교하여 점점 대체에너지로서의 자리를 확립해 가고 있다. Photovoltaic (PV) technology permits the transformation of solar light directly into electricity. For the last five years, the photovoltaic sector has experienced one of the highest growth rates worldwide (over 30% in 2006) and for the next 20 years, the average production growth rate is estimated to be between 27% and 34% annually. Currently the cost of electricity produced using photovoltaic technology is above that for traditional energy sources, but this is expected to fall with technological progress and more efficient production processes. A large scale production of solar grade silicon material of high purity could supply the world demand at a reasonably lower cost. A shift from crystalline silicon to thin film is expected in the future. The technical limit for the conversion efficiency is about 30%. It is assumed that in 2030 thin films will have a major market share (90%) and the share of crystalline cells will have decreased to 10%. Our research at Sungkyunkwan University of South Korea is confined to crystalline silicon solar cell technology. We aim to develop a technology for low cost production of high efficiency silicon solar cell. We have successfully fabricated silicon solar cells of efficiency more than 16% starting with multicrystalline wafers and that of efficiency more than 17% on single crystalline wafers with screen printing metallization. The process of transformation from the first generation to second generation solar cell should be geared up with the entry of new approaches but still silicon seems to remain as the major material for solar cells for many years to come. Local barriers to the implementation of this technology may also keep continuing up to year 2010 and by that time the cost of the solar cell generated power is expected to be 60 cent per watt. Photovoltaic source could establish itself as a clean and sustainable energy alternate to the ever depleting and polluting non-renewable energy resource.

LCD Module내 COF Bending에 따른 Lead Broken Failure의 개선

심범주,최열,이준신,Shim, Boum-Joo,Choi, Yeol,Yi, Jun-Sin 한국전기전자재료학회 2008 전기전자재료학회논문지 Vol.21 No.3

TCP(Tape Carrier Package), COG (Chip On Glass), COF(Chip On Film) are three methods for connecting LDI(LCD Driver IC) with LCD panels. Especially COF is growing its portion of market place because of low cost and fine pitch correspondence. But COF has a problem of the lead broken failure in LCD module process and the usage of customer. During PCB (Printed Circuit Board) bonding process, the mismatch of the coefficient of thermal expansion between PCB and D-IC makes stress-concentration in COF lead, and also D-IC bending process during module assembly process makes the level of stress in COF lead higher. As an affecting factors of lead-broken failure, the effects of SR(Solder Resister) coating on the COF lead, surface roughness and grain size of COF lead, PI(Polyimide) film thickness, lead width and the ACF(Anisotropic Conductive Film) overlap were studied, The optimization of these affecting manufacturing processes and materials were suggested and verified to prevent the lead-broken failure.

a-Si Gate 구동회로의 Stepwise Gate 신호적용에 대한 연구

명재훈,곽진오,이준신,Myung, Jae-Hoon,Kwag, Jin-Oh,Yi, Jun-Sin 한국전기전자재료학회 2008 전기전자재료학회논문지 Vol.21 No.3

This paper investigated the a-si:H gate driver with the stepwise gate signal. In 1-chip type mobile LCD application the stepwise gate signal for low power consumption can be used by adding simple switching circuit. The power consumption of the a-Si:H gate driver can be decreased by employing the stepwise gate signal in the conventional circuit. In conventional one, the effect of stepwise gate signal can decrease slew rate and increase the fluctuation of gate-off state voltage, In order to increase the slew rate and decrease the gate off state fluctuation, we proposed a new a-Si:H TFT gate driver circuit. The simulation data of the new circuit show that the slew rate and the gate-off state fluctuation are improved, so the circuit can work reliably.

패시베이션 처리된 n-형 결정질 실리콘 기판의 비저항에 따른 태양전지 특성 변화

원치현(Won, Chi-Hyun),이준신(Yi, Jun-Sin) 한국신재생에너지학회 2011 한국신재생에너지학회 학술대회논문집 Vol.2011 No.11

결정질 실리콘 웨이퍼의 전면 재결합 속도, 비저항은 태양전지 특성에 영향을 끼치는 중요한 요소이다. 태양전지의 최종목표인 효율에 미치는 영향을 알아보기 위해 패시베이션 처리된 n-형 웨이퍼를 사용한 태양전지에서 웨이퍼의 비저항과 전면 재결합 속도를 조절하였고 그에 따른 변환 효율과 기본 파라미터 값의 변화를 확인하였다. PC1D를 사용하여 시뮬레이션을 수행하였으며 이론적으로 비저항 = 0.06557{Omega}{cdot}cm, 전면 재결합 속도 = 100cm/s에서 18.46%의 효율을 얻을 수 있었다.

나노 부유 게이트 메모리 소자 응용을 위한 실리콘 나노-바늘 구조에 관한 연구

정성욱,유진수,김영국,김경해,이준신,Jung, Sung-Wook,Yoo, Jin-Su,Kim, Young-Kuk,Kim, Kyung-Hae,Yi, Jun-Sin 한국전기전자재료학회 2005 전기전자재료학회논문지 Vol.18 No.12

In this work, nano-needle structures ate formed to solve problem, related to low density of quantum dots for nano floating gate memory. Such structures ate fabricated and electrical properties' of MIS devices fabricated on the nano-structures are studied. Nano floating gate memory based on quantum dot technologies Is a promising candidate for future non-volatile memory devices. Nano-structure is fabricated by reactive ion etching using $SF_6$ and $O_2$ gases in parallel RF plasma reactor. Surface morphology was investigated after etching using scanning electron microscopy Uniform and packed deep nano-needle structure is established under optimized condition. Photoluminescence and capacitance-voltage characteristics were measured in $Al/SiO_2/Si$ with nano-needle structure of silicon. we have demonstrated that the nano-needle structure can be applicable to non-volatile memory device with increased charge storage capacity over planar structures.

고효율 실리콘 태양전지 제작을 위한 PC1D 최적화

이영석(Young-seok Yi),한규민(Kyu-min Han),김경해(Kyung-hae Kim),이준신(Jun-sin Yi) 대한전기학회 2007 대한전기학회 학술대회 논문집 Vol.2007 No.10

높은 효율의 태양전지의 개발은 태양전지 상용화에 꼭 필요한 일이다. 고효율 태양전지 개발을 위해 태양전지 시뮬레이션 프로그램인 PC1D를 이용하여 현재 많이 사용되고 있는 p-n 접합형 실리콘 태양전지의 변환효율에 영향을 주는 요소들, 특히 웨이퍼 표면의 texturing과 doping 농도를 변화시켜 최적의 요건을 찾고자하였다. texture depth = 3㎛, texture angle = 80°, base의 비저항 = 0.1Ω · ㎝, emitter doping 농도 = 5e+18㎝?³ 에서 20.37%의 고효율을 얻을 수 있다.

ZnO:Al 투명전도막을 이용한 높은 개방전압을 갖는 비정질 실리콘 박막 태양전지 제조

이정철(Lee, Jeong-Chul),이준신(Yi, Jun-Sin),송진수(Song, Jin-Soo),윤경훈(Yoon, Kyung-Hoon) 한국신재생에너지학회 2006 한국신재생에너지학회 학술대회논문집 Vol.2006 No.06

Superstrate pin amorphous silicon thin-film (a-Si:H) solar cells are prepared on SnO₂:F and ZnO:Al transparent conducting oxides (TCO) In order to see the effect of TCO/P-layers on a-Si:H solar cell operation. The solar cells prepared on textured ZnO:Al have higher open circuit voltage V_{oc} than cells prepared on SnO₂:F. Presence of thin microcrystalline p-type silicon layer ({mu}c-Si:H) between ZnO:Al and p a-SiC:H plays a major role by causing improvement in fill factor as well as V_{oc}, of a-Si:H solar cells prepared on ZnO:Al TCO. Without any treatment of pi interface, we could obtain high V_{oc}, of 994mv while keeping fill factor (72.7%) and short circuit current density J_{sc} at the same level as for the cells on SnO₂:F TCO. This high V_{oc} value can be attributed to modification in the current transport in this region due to creation of a potential barrier.

다결정 실리콘 태양전지의 상부 전극용 금속 박막 전용

김상수,임동건,심경석,이준신,김홍우,이만근 ( Sang Su Kim,Dong Gun Lim,Kyung Suk Shim,Jun Sin Yi,Hong Woo Kim,Man Geun Lee ) 한국전기전자재료학회 1997 한국전기전자재료학회 추계학술대회논문집 Vol.1997 No.1

저온공정 실리콘 산화막의 질소 패시베이션 효과

김준식,정호균,최병덕,이기용,이준신,Kim, Jun-Sik,Chung, Ho-Kyoon,Choi, Byoung-Deog,Lee, Ki-Yong,Yi, Jun-Sin 한국전기전자재료학회 2006 전기전자재료학회논문지 Vol.19 No.4

Poly silicon TFT requires high quality dielectric film; conventional method of growing silicon dioxide needs highly hazardous chemicals such as silane. We have grown high quality dielectric film of silicon dioxide using non-hazardous chemical such as TFOS and ozone as reaction gases by APCVD. The films grown were characterized through C-V curves of MOS structures. Conventional APCVD requires high temperature processing where as in the process of current study, we developed a low temperature process. Interface trap density was substantially decreased in the silicon surface coated with the silicon dioxide film after annealing in nitrogen ambient. The interface with such low trap density could be used for poly silicon TFT fabrication with cheaper cost and potentially less hazards.

공정가스와 RF 주파수에 따른 웨이퍼 표면 텍스쳐 처리 공정에서 저반사율에 관한 연구

윤명수,현덕환,진법종,최종용,김정식,강형동,이준신,권기청,Yun, Myoung-Soo,Hyun, Deoc-Hwan,Jin, Beop-Jong,Choi, Jong-Young,Kim, Joung-Sik,Kang, Hyoung-Dong,Yi, Jun-Sin,Kwon, Gi-Chung 한국진공학회 2010 Applied Science and Convergence Technology Vol.19 No.2

Conventional surface texturing in crystalline silicon solar cell have been use wet texturing by Alkali or Acid solution. But conventional wet texturing has the serious issue of wafer breakage by large consumption of wafer in wet solution and can not obtain the reflectance below 10% in multi crystalline silicon. Therefore it is focusing on RIE texturing, one method of dry etching. We developed large scale plasma RIE (Reactive Ion Etching) equipment which can accommodate 144 wafers (125 mm) in tray in order to provide surface texturing on the silicon wafer surface. Reflectance was controllable from 3% to 20% in crystalline silicon depending on the texture shape and height. We have achieved excellent reflectance below 4% on the weighted average (300~1,100 nm) in multi crystalline silicon using plasma texturing with gas mixture ratio such as $SF_6$, $Cl_2$, and $O_2$. The texture shape and height on the silicon wafer surface have an effect on gas chemistry, etching time, RF frequency, and so on. Excellent conversion efficiency of 16.1% is obtained in multi crystalline silicon by RIE process. In order to know the influence of RF frequency with 2 MHz and 13.56 MHz, texturing shape and conversion efficiency are compared and discussed mutually using RIE technology. 일반적으로 결정질 실리콘 태양전지에서 표면에 텍스쳐링(texturing)하는 것은 알칼리 또는 산성 같은 화학용액을 사용하고 있다. 그러나 실리콘 부족으로 실리콘의 양의 감소로 인하여 웨이퍼 두께가 감소하고 있는 추세에 일반적으로 사용하고 있는 습식 텍스쳐링 방법에서 화학용액에 의한 많은 양의 실리콘이 소모되고 있어 웨이퍼의 파손이 심각한 문제에 직면하고 있다. 그리하여 습식 텍스쳐링 방법보다는 플라즈마로 텍스쳐링할 수 있는 건식 텍스쳐링 방법인 RIE (reactive ion etching) 기법이 대두되고 있다. 그리고 습식 텍스쳐링으로는 결정질 실리콘 태양전지의 반사율을 10% 이하로는 낮출 수가 없다. 다결정 실리콘 웨이퍼 표면에 텍스쳐링을 하기 위하여 125 mm 웨이퍼 144개를 수용할 수 있는 대규모 플라즈마 RIE 장비를 개발하였다. 반사율을 4% 이하로 낮추기 위하여 공정가스는 $Cl_2$, $SF_6$, $O_2$를 기반으로 RIE 텍스쳐링을 하였고 텍스쳐링의 모양은 공정가스, 공정시간, RF 주파수 등에 의해 조절이 가능하였다. 본 연구에서 RIE 공정을 통하여 16.1%의 변환효율을 얻었으며, RF 주파수가 텍스쳐링의 모양에 미치는 영향을 살펴보았다.