광대역 시스템의 신호 정합 특성 연구

金錫潤(Seok-Yoon Kim),鄭讚壽(Chan-Soo Chung),鄭良雄(Yang-Woong Jeong) 대한전기학회 1996 전기학회논문지 Vol.45 No.9

광범위 Community Computing 환경에서의 Community Computing Network를 이용한 수정된 패킷 결합 알고리즘

김석윤(Seok-Yoon Kim),장훈(Hoon Chang),최정대(Jung-Dae Choi),송좌희(Jwa-Hee Song) 한국컴퓨터정보학회 2008 한국컴퓨터정보학회 학술발표논문집 Vol.16 No.1

본 논문에서는 광범위 Community Computing 환경에서의 Community Computing Network의 에너지 효율과 신뢰성을 높이기 위한 수정된 SPaC(Simple Packet Combining)를 제안한다. 기존의 SPaC는 같은 패킷을 두 개 이상의 오류가 있는 패킷을 이용하여 에러를 복구하는 방법으로 같을 패킷을 두 개 이상의 패킷을 수신하기 위하여 통신 경로에 있는 다른 노드의 패킷을 엿듣는다. 제안하는 수정된 SPaC는 기존의 SPaC를 수정하여 보다 신뢰성을 높이고 보다 향상된 에너지 효율을 가진다.

선형 N-port 망의 무조건적 안정도를 위한 실질적 시험조건

김석윤(Seok-Yoon Kim) 한국정보과학회 1996 정보과학회논문지 : 시스템 및 이론 Vol.23 No.7

1μ 이하의 반도체들에서는 회로선에서 소요되는 신호 지연이 스위칭 소자내의 지연과 비슷해 지거나 더 커지는 관계로 VLSI/ULSI 칩에서의 회로연결선을 추출하고 모형화하는 작업은 중요한 문제가 되어가고 있다. 이 분야에서의 문제는 회로연결선들의 전자기적 변수를 효율적으로 추출하고, 이를 바탕으로 회로연결선 특성을 표현하는 간결한 회로 모형을 구성하는 것이다. 이를 위한 한 접근 방법은 근사 파형 해석기법 (AWE)과 같은 모형 차수 축소 기법을 모형화 과정에 적용하여 결과로써 주어지는 축소된 저 차 회로선 모형을 범용 시뮬레이터에 입력 가능하도록 함으로써 효율적인 변수 추출과 회로 해석 시간의 단축을 달성하는 방법이다. 이 방법에서의 가장 큰 문제점은 모형 차수 축소 기법을 통하여 생성된 회로 망의 무조건적 안정도를 보장하는 것이다. 본고는 먼저 선형 가역 N port 망이 무조건적으로 안정하기 위한 필요 충분 조건을 유도하고, 다음으로 N port 망의 무조건적 안정도를 검사할 수 있는, 적절한 복잡도를 갖는 실질적 시험 조건들을 제시한다. The extraction and modeling process of interconnects in VLSI/ULSI chips has become an important issue since the interconnect delay is comparable to or even larger than the switching delay in submicron regime. The problem in this area is known to develop an efficient parameter extraction technique and to build concise circuit models that represent the circuit behavior of interconnects. One such approach is to use model order reduction method such as AWE in the process of model generation, which may be directly fed into general circuit simulators for the analysis of complete circuits, composed of nonlinear devices and interconnects. In this approach, ensuring the unconditional stability of circuit blocks modeled using model order reduction techniques is considered to he most problematic. This paper first derives the necessary and sufficient condition for a linear, reciprocal multi-port network to be unconditionally stable, and then proposes a practical set of test conditions of moderate computational complexity, to check the unconditional stability of multi-ports.

신호의 충실성을 위한 고속 신호 선로 설계 방법론

金錫潤(Seok-Yoon Kim),鄭讚壽(Chan-Soo Chung),李良雨(Yang-Woong Jeong) 대한전기학회 1996 전기학회논문지 Vol.45 No.9

An Efficient Comparing and Updating Method of Rights Management Information for Integrated Public Domain Image Search Engine

Il-Hwan Kim(김일환),Deok-Gi Hong(홍덕기),Jae-Keun Kim(김재근),Young-Mo Kim(김영모),Seok-Yoon Kim(김석윤) 한국컴퓨터정보학회 2019 韓國컴퓨터情報學會論文誌 Vol.24 No.1

In this paper, we propose a Rights Management Information(RMI) expression systems for individual sites are integrated and the performance evaluation is performed to find out an efficient comparing and updating method of RMI through various image feature point search techniques. In addition, we proposed a weighted scoring model for both public domain sites and posts in order to use the most latest RMI based on reliable data. To solve problem that most public domain sites are exposed to copyright infringement by providing inconsistent RMI(Rights Management Information) expression system and non-up-to-date RMI information. The weighted scoring model proposed in this paper makes it possible to use the latest RMI for duplicated images that have been verified through the performance evaluation experiments of SIFT and CNN techniques and to improve the accuracy when applied to search engines. In addition, there is an advantage in providing users with accurate original public domain images and their RMI from the search engine even when some modified public domain images are searched by users.

개선된 타이밍 수준 게이트 지연 계산 알고리즘

김부성,김석윤,Kim, Boo-Sung,Kim, Seok-Yoon 대한전자공학회 1999 電子工學會論文誌, C Vol.c36 No.8

빠르고 정확한 결과를 얻기 위해서 타이밍 수준에서의 회로 해석이 이루어지며, 게이트와 연결선에서의 신호 지연 해석은 회로의 설계 검증을 위하여 필수적이다. 본 논문에서는 CMOS 회로 게이트에서의 지연 시간과 연결선의 지연 해석을 위한 초기 천이 시간을 동시에 계산할 수 있는 방법을 제시한다. 회로 연결선의 유효 커패시턴스 개념을 이용하여 게이트의 지연 시간과 게이트에서의 구동 저항을 고려한 연결선 선형 전압원의 천이 시간을 계산한다. 게이트 지연과 연결선 선형 전압원의 천이 시간을 구하는 과정은 예비 특성화된 게이트 타이밍 데이터를 이용하여 반복적인 연산과정을 통하여 동시에 구하게 된다. 기존의 게이트 지연 계산 알고리즘은 연결선 선형 전압원의 천이 시간을 위해 별도의 게이트 특성 데이터를 필요로 하였으나, 본 논문에서 제시하는 방법은 계산 과정 중에 생성된 데이터를 이용함으로써 현재의 예비 특성화 방법을 수정하지 않고서도 효율적인 타이밍 수준의 게이트 및 연결선 지연 시간 예측이 가능하도록 하였다. Timing-level circuit analyses are used to obtain fast and accurate results, and the analysis of gate and interconnect delay is necessary to validate the correctness of circuit design. This paper proposes an efficient algorithm which simultaneously calculates the gate delay and the transition time of linearized voltage source for subsequent interconnect delay calculation. The notion of effective capacitance is used to calculate the gate delay and the transition time of linearized voltage source which considers the on-resistance of driving gate. The procedure for obtaining the gate delay and the transition time of linearized voltage source has been developed through an iterative operation using the precharacterized data of gates. While previous methods require extra information for the transition time calculation of linearized voltage sources, our method uses the derived data during the gate delay calculation process, which does not require any change in the precharacterization process.

RC-class 회로 연결선의 지연 시간 계산을 위한 해석적 기법

갈원광,김석윤,Kal, Won-Kwang,Kim, Seok-Yoon 대한전자공학회 1999 電子工學會論文誌, C Vol.c36 No.7

본 논문에서는 칩 내부 회로 연결선의 모형으로 많이 사용되는 RC-class 회로에 대하여 시뮬레이션을 수행하지 않고 지연 시간을 계산할 수 있는 해석적 3차 근사 기법을 제시한다. 본 논문에서 제시하는 3차 근사 기법은 기존의 2차 근사 기법에 비해 크지 않은 수행 시간을 필요로 하면서도 보다 정확한 결과를 보장한다. 이 해석적 3차 근사 기법은 일반적인 q 차 AWE(Asymptotic Waveform Evaluation)기법의 계산 결과와 비교해 허용 가능한 수준의 오차를 보장하며, 계산 시간의 단축과 함께 수치적으로 안정된 값을 제공한다. 제안하는 기법의 첫 알고리즘은 3차의 근사를 위해 8개의 모멘트를 필요로 하며, 보다 정확한 지연 시간의 근사가 가능하다. 둘째 알고리즘은 3차의 근사를 위해 6개의 모멘트를 필요로 하며, 첫 알고리즘보다 정확도는 뒤지나 빠른 근사가 가능하다. This paper presents an analytic 3rd order calculation methods, without simulations, for delay time of RC-class circuits which are conveniently used to on-chip interconnects. While the proposed method requires comparable evaluation time than the previous 2nd order calculation method, it ensures more accurate results than those of 2nd order method. The proposed analytic delay calculation method guarantees allowable error tolerances when compared to the results obtained from the AWE (Asymptotic Waveform Evaluation) technique and has better performance in evaluation time as well as numerical stability. The first algorithm of the proposed method requires 8 moments for the 3rd order approximation and yields more accurate delay time approximation. The second algorithm requires 6 moments for the 3rd order approximation and results in shorter evaluation time, the accuracy of which may be less than the first algorithm.

An Ultrasonic Wave Encoder and Decoder for Indoor Positioning of Mobile Marketing System

Young-Mo Kim(김영모),Se-Young Jang(장세영),Byeong-Chan Park(박병찬),Kyung-Sik Bang(방경식),Seok-Yoon Kim(김석윤) 한국컴퓨터정보학회 2019 韓國컴퓨터情報學會論文誌 Vol.24 No.7

In this paper, we propose an intelligent marketing service system that can provide custom advertisements and events to both businesses and customers by identifying the location and contents using the ultrasonic signals and feature information in voice signals. We also develop the encoding and decoding algorithm of ultrasonic signals for this system and analyze the performance evaluation results. With the development of the hyper-connected society, the on-line marketing has been activated and is growing in size. Existing store marketing applications have disadvantages that customers have to find out events or promotional materials that the headquarters or stores throughusing the corresponding applications whenever they visit them. To solve these problems, there are attempts to create intelligent marketing tools using GPS technology and voice recognition technology. However, this approach has difficulties in technology development due to accuracy of location and speed of comparison and retrieval of voice recognition technology, and marketing services for customer relation are also much simplified.

범용 회로 시뮬레이터를 위한 손실을 반영한 PCB 평판 모형

백종흠,정용진,김석윤,Baek, Jong-Humn,Jeong, Yong-Jin,Kim, Seok-Yoon 대한전자공학회 2004 電子工學會論文誌-SD (Semiconductor and devices) Vol.41 No.6

본 논문은 일반적인 SPICE 시뮬레이터에서 사용 가능한 PCB 평판 해석 모형을 제안한다. 제안된 모형은 주파수에 따라 증가하는 두 가지 손실, 즉, 표피 손실과 유전 손실의 영향을 반영한다. 평판은 메시(mesh) 구조로 조각을 낸 후, 각각의 단위모형은 전송선 소자와 손실 모형을 이용하여 모형화된다. 손실 모형은 DC 손실을 위해서 하나의 저항이 요구되고, 표피 손실을 위해 직렬 RL ladder 회로, 유전 손실을 위해서 직렬 RC ladder 회로가 요구된다. 제안된 모형의 검증을 위해 주파수 가변저항을 사용한 SPICE ac 해석결과를 통해 비교하고, 전형적인 데스크탑 PC용 FR4 4층 PCB 적층 구조를 만들어 VNA 측정치와도 비교할 것이다. 이 모형은 RLGC 수동 소자들로만 구성되므로 주파수 영역 및 시간 영역에서도 다양한 선형/비선형 소자들과 결합하여 과도 해석이 가능하다. This paper proposes a PCB plane model for generic SPICE circuit simulators. The proposed model reflects two frequency-dependent losses, namely skin and dielectric losses. After power/ground plane pair is divided into arrays of unit-cells, each unit-cell is modeled using a transmission line and two loss models. The loss model is composed of a resistor for DC loss, series HL ladder circuit for skin loss and series RC ladder circuit for dielectric loss. To verify the validity of the proposed model, it is compared with SPICE ac analysis using frequency-dependent resistors. Also, we show that the estimation results using the proposed model have a good correlation with that of VNA measurement for the typical PCB stack-up structure of general desktop PCs. With the proposed model, not only ac analysis but also transient analysis can be easily done for circuits including various non-linear/linear devices since the model consists of passive elements onl.

사중극자 이온트랩 질량분석기의 질량 측정 정밀도 향상 방법

김승용(Seung Yong Kim),김석윤(Seok Yoon Kim),김현식(Hyun Sik Kim) 대한전기학회 2013 정보 및 제어 심포지엄 논문집 Vol.2013 No.10