범용 회로 시뮬레이터를 위한 손실을 반영한 PCB 평판 모형

백종흠,정용진,김석윤 대한전자공학회 2004 電子工學會論文誌-SD (Semiconductor and devices) Vol.41 No.06

This paper proposes a PCB plane model for generic SPICE circuit simulators. The proposed model reflects two frequency-dependent losses, namely skin and dielectric losses. After power/ground plane pair is divided into arrays of unit-cells, each unit-cell is modeled using a transmission line and two loss models. The loss model is composed of a resistor for DC loss, series RL ladder circuit for skin loss and series RC ladder circuitfor dielectric loss. To verify the validity of the proposed model, it is compared with SPICE ac analysis using frequency-dependent resistors. Also, we show that the estimation results using the proposed model have a good correlation with that of VNA measurement for the typical PCB stack-up structure of generaldesktop PCs. With the proposed model, not only ac analysis but also transient analysis can be easily done for circuits including various non-linear/linear devices since the model consists of passive elements onl 본 논문은 일반적인 SPICE 시뮬레이터에서 사용 가능한 PCB 평판 해석 모형을 제안한다. 제안된 모형은 주파수에 따라 증가하는 두 가지 손실, 즉, 표피 손실과 유전 손실의 영향을 반영한다. 평판은 메시(mesh) 구조로 조각을 낸 후, 각각의 단위 모형은 전송선 소자와 손실 모형을 이용하여 모형화된다. 손실 모형은 DC 손실을 위해서 하나의 저항이 요구되고, 표피 손실을 위해 직렬 RL ladder 회로, 유전 손실을 위해서 직렬 RC ladder 회로가 요구된다. 제안된 모형의 검증을 위해 주파수 가변 저항을 사용한 SPICE ac 해석결과를 통해 비교하고, 전형적인 데스크탑 PC용 FR4 4층 PCB 적층 구조를 만들어 VNA 측정치와도 비교할 것이다. 이 모형은 RLGC 수동 소자들로만 구성되므로 주파수 영역 및 시간 영역에서도 다양한 선형/비선형 소자들과 결합하여 과도 해석이 가능하다.

범용 회로 시뮬레이터를 위한 손실을 반영한 PCB 평판 모형

백종흠,정용진,김석윤,Baek, Jong-Humn,Jeong, Yong-Jin,Kim, Seok-Yoon 대한전자공학회 2004 電子工學會論文誌-SD (Semiconductor and devices) Vol.41 No.6

본 논문은 일반적인 SPICE 시뮬레이터에서 사용 가능한 PCB 평판 해석 모형을 제안한다. 제안된 모형은 주파수에 따라 증가하는 두 가지 손실, 즉, 표피 손실과 유전 손실의 영향을 반영한다. 평판은 메시(mesh) 구조로 조각을 낸 후, 각각의 단위모형은 전송선 소자와 손실 모형을 이용하여 모형화된다. 손실 모형은 DC 손실을 위해서 하나의 저항이 요구되고, 표피 손실을 위해 직렬 RL ladder 회로, 유전 손실을 위해서 직렬 RC ladder 회로가 요구된다. 제안된 모형의 검증을 위해 주파수 가변저항을 사용한 SPICE ac 해석결과를 통해 비교하고, 전형적인 데스크탑 PC용 FR4 4층 PCB 적층 구조를 만들어 VNA 측정치와도 비교할 것이다. 이 모형은 RLGC 수동 소자들로만 구성되므로 주파수 영역 및 시간 영역에서도 다양한 선형/비선형 소자들과 결합하여 과도 해석이 가능하다. This paper proposes a PCB plane model for generic SPICE circuit simulators. The proposed model reflects two frequency-dependent losses, namely skin and dielectric losses. After power/ground plane pair is divided into arrays of unit-cells, each unit-cell is modeled using a transmission line and two loss models. The loss model is composed of a resistor for DC loss, series HL ladder circuit for skin loss and series RC ladder circuit for dielectric loss. To verify the validity of the proposed model, it is compared with SPICE ac analysis using frequency-dependent resistors. Also, we show that the estimation results using the proposed model have a good correlation with that of VNA measurement for the typical PCB stack-up structure of general desktop PCs. With the proposed model, not only ac analysis but also transient analysis can be easily done for circuits including various non-linear/linear devices since the model consists of passive elements onl.

農村婦人들의 産後 月經回復에 關한 硏究

白宗欽 慶北大學校 醫科大學 1974 慶北醫大雜誌 Vol.15 No.2

회로 연결선 성능 데이터베이스를 이용한 소자 설계 도구 ( Design and analysis Tool Using Interconnect Performance Database )

백종흠,김준희,김부성,박성민,김석윤 대한전자공학회 1997 대한전자공학회 학술대회 Vol.1997 No.7

農村婦人들의 産後 月經回復에 關한 硏究

白宗欽 慶北大學校 醫科大學 1974 慶北醫大誌 Vol.15 No.2

This survey was conducted for 20 months from April, 1970 to December 1971, aimed at grasping the relationships between characteristics of women, pregnant history, lactation and postpartum amenorrhea of women, who were residing in Kuyngsan county, Kyungpook province. of Korea. The interviwers visited the 1,902 women, who have had last live birth and they have been concepted at the time of interviews Classifing the respondents by types of feeding breast feeding were 64%, breast and artificial feeding (mixed feeding) 34%, and artificial feeding 2%. The women who are still lactating at the interviews numbered 186(9.7 %). Percentages of lactation untill 6, 12 and 24 months after delivery were 1.2, 13.4 and 53.3% respectively in breast feeding group; 5.1, 26.4 and 78.4% in mixed feeding group, and 21.0, 63.6 and 100% in artificial feeding group. Average period of lactation of breast feeding was 24 months, of mixed feeding 22 months and of artficial, feeding 12 months. The rates of resuming menstruation to 6,12 and 24 months after delivery were, 19.7, 50.5, and 83.6% respectively in breast feeding group; 28.5, 55.9, and 94.8% in mixed feeding group and 35.0, 70, and 85% in artificial group. The average periods of resuming menstruation by types of feeding were 12.2 months for breast feeding, 11.2 months for mixed feeding and 8.3 months for artificial feeding. Resuming period of menstruation were prolonged with advancing age in all three types of feeding. The resuming period in breast feeding group was reversely in proportion to educational levels, while that of other two groups was out of proportion to. Periods of resuming menstruation by living standard were prolonged in lower class in breast feeding group while the other two groups showed reverse phenomena. The more the time of gravidity, the longer the period of resuming menstruation. The duration of resuming menstruation was prolonged by lactation period proportionately. The cumulative rates of terminating lactation of women at the end of 6, 12 and 18 months were 2.6, 17.9 and 32.9% respectively. The cumulative rates of resuming menstruation at the end of 6, 12 and 18 months were 22.4, 51.6 and 78.5% respectively. The rate of amenorrhea throughout untill next pregnancy counted for 2.1% and there were no differences between breast and mixed feeding but the rate of artificial feeding was remarkably high rate showing 12.5%. The average duration of amenorrhea of those women who have lost their children during infancy was the shortest, average 4.5 months.

정적 CMOS 회로의 단락 소모 전력 예측 기법

白宗欽(Jong-Humn Baek),鄭承鎬(Seung-Ho Jung),金錫潤(Seok-Yoon Kim) 大韓電子工學會 2000 電子工學會論文誌-SD (Semiconductor and devices) Vol.37 No.11

본 논문은 정적 CMOS 회로의 단락전류로 인한 전력 소모을 구하기 위한 간단한 방법을 제시한다. 단락 전류식은 게이트와 드레인 사이에 존재하는 커플링 커패시턴스의 영향을 고려하여 실제 전류 파형의 극점을 정확하게 보간함으로써 유도하였다. 트랜지스터의 출력 파형을 조사한 후 모형화한 전류 수식을 기반으로 CMOS 회로의 지연 시간을 예측하기 위한 거시모형과 수식들을 제안하였다. 제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시모형은 잔류식이 변할지라도 전력 소모를 계산하는데 쉽게 적용이 가능하다. This paper presents a simple method to estimate short-circuit power dissipation for static CMOS logic circuits. Short-circuit current expression is derived by accurately interpolating peak points of actual current curves which is influenced by the gate-to-drain coupling capacitance. It is shown through simulations that the proposed technique yields better accuracy than previous methods when signal transition time and/or load capacitance decreases, which is a characteristic of the present technological evolution. The proposed analytical expressions can be easily applied in such applications as power estimation even when the current expression is changed.

회로 연결선 성능 데이터베이스를 이용한 소자설계 도구

백종흠(Jong-Humn Baek),김준희(Joon-Hee Kim),김부성(Boo-Sung Kim),박성민(Seoung-Min Park),김석윤(Seok-Yoon Kim) 대한전자공학회 1997 대한전자공학회 학술대회 Vol.1997 No.6

CMOS 회로의 단락 전류 예측 기법

백종흠(Jong-Humn Baek),정승호(Seung-Ho Jung),김석윤(Seok-Yoon Kim) 한국정보과학회 2000 정보과학회논문지 : 시스템 및 이론 Vol.27 No.11

본 논문은 정적 CMOS 회로의 단락전류로 인한 전력소모와 게이트의 전달 지연시간을 구하기 위한 간단한 방법을 제시한다. 단락전류식은 게이트와 드레인 사이에 존재하는 커플링 커패시턴스의 영향을 고려하여 실제 전류 파형의 극점을 정확하게 보간함으로써 유도하였다. 트랜지스터의 출력 파형을 조사한 후 모형화한 전류 수식을 기반으로 CMOS 회로의 지연 시간을 예측하기 위한 거시모형과 수식들을 제안하였다. 제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시 모형은 전류식이 변할지라도 전력소모와 타이밍 수준에서의 지연시간을 계산하는데 쉽게 적용이 가능하다. This paper presents a simple method to estimate short-circuit current for static CMOS logic circuits. Short-circuit current expression is derived by accurately interpolating peak points of actual current curves which is influenced by the gate-to-drain coupling capacitance. It is shown through simulations that the proposed technique yields better accuracy than previous methods when signal transition time and/or load capacitance decreases, which is a characteristic of the present technological evolution. The proposed analytical expressions can be easily applied in such applications as power estimation even when the modeled short-circuit current expression is changed.

일반적인 연결선 구조의 해석을 위한 효율적인 행렬-벡터 곱 알고리즘

정승호,백종흠,김준희,김석윤,Jung, Seung-Ho,Baek, Jong-Humn,Kim, Joon-Hee,Kim, Seok-Yoon 대한전자공학회 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.12

본 논문은 이상적인 균일한 무손실 유전체를 갖는 일반적인 3차원 연결선 구조에서의 커패시턴스 추출 시, 널리 사용되는 일차 대조법(First-order collocation) 외에 고차 구적법을 결합하여 사용함으로써 정확성을 제고하고, 반복적 행렬-벡터의 곱을 효율적으로 수행하기 위한 알고리즘을 제안한다. 제안된 기법은 연결선에서 전기적 성질이 집중되어 있는 코너나 비아를 포함한 경우에 일차 대조법 대신에 구적법을 이용하여 고차로 근사함으로써 정확성을 보장한다. 또한, 이 기법은 경계 요소 기법에서 행렬의 대부분이 수치적으로 저차 계수(low rank)를 이룬다는 회로상의 전자기적 성질을 이용하여 모형차수를 축소함으로써 효율성을 증진한다. 이 기법은 SVD(Singular Value Decomposition)에 기반한 저차 계수 행렬 축소 기법과 신속한 행렬의 곱셈 연산을 위한 Krylov-subspace 차수 축소 기법인 Gram-Schmidt 알고리즘을 도입함으로써 효율적인 연산을 수행할 수 있다. 제안된 방법은 허용 오차 범위 내에서 효율적으로 행렬-벡터의 곱셈을 수행하며, 이를 기존의 연구에서 제시된 기법과의 성능 평가를 통하여 보인다. This paper proposes an algorithm for the capacitance extraction of general 3-dimensional conductors in an ideal uniform dielectric that uses a high-order quadrature approximation method combined with the typical first-order collocation method to enhance the accuracy and adopts an efficient matrix-vector product algorithm for the model-order reduction to achieve efficiency. The proposed method enhances the accuracy using the quadrature method for interconnects containing corners and vias that concentrate the charge density. It also achieves the efficiency by reducing the model order using the fact that large parts of system matrices are of numerically low rank. This technique combines an SVD-based algorithm for the compression of rank-deficient matrices and Gram-Schmidt algorithm of a Krylov-subspace iterative technique for the rapid multiplication of matrices. It is shown through the performance evaluation procedure that the combination of these two techniques leads to a more efficient algorithm than Gaussian elimination or other standard iterative schemes within a given error tolerance.

一地域社會의 腸티푸스 및 類似腸티푸스 發生實態와 그 管理 : (Ⅱ) 保建所中心의 患者管理 現況 (Ⅱ).Control Problems by Health Center .

洪淳鎬,金斗熙,白宗欽 최신의학사 1974 最新醫學 Vol.17 No.11

Most patients were diagnosed with clinical symptom and signs. About one or two patients among the suspected cases every focus village were confirmed by Widal test and stool culture. There had not only special admitting places but also lack of specialists, mobiles and other facilities required. Reporting period and diagnosing time from onset were too much delayed because the laboratory of Health Center could not function for typhoid fever. The most prevalent month was July in 1972. The highest incidence was in 15-19 age group, The chief complains were headache (83.2%), arthralgia (72.38%), chilling (66.30%), abdominal pain (63.54%), high fever (46.96%), diarrhea (29.83%) coughing and vomiting etc. in other.