http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
기반 기술 : 호스트 부하 경감 달성을 위한 zynq SoC를 적용한 FC-NIC 설계에 관한 연구
황병창 ( Byeung Chang Hwang ),서정훈 ( Jung Hoon Seo ),김영수 ( Young Su Kim ),하성우 ( Sung Woo Ha ),김재영 ( Jae Young Kim ),장순건 ( Sun Geun Jang ) 한국항행학회 2015 韓國航行學會論文誌 Vol.19 No.5
본 논문은 IMA (integrated modular avionics) 기반의 공통기능 모듈의 5대 구성 요소 중의 하나인 네트워크 유닛을 구성하는 데 필요한 FC-NIC (fibre channel network interface card)의 설계 제작 및 성능 평가 결과를 나타내고자 한다. 특히 호스트 부하 경감을 위해 zynq SoC (system on chip)를 사용하여 FC-NIC을 구현하였다. 호스트는 송신하고자 하는 메시지 또는 데이터에 대하여 FC 수신자 주소, 호스트 메모리 위치와 크기만을 FC-NIC으로 전달하면 FC-NIC은 DMA (direct memory access)를 통하여 호스트 메모리를 읽는다. FC 상위 프로토콜과 시퀀스 및 인코딩 디코딩은 FC-NIC의 zynq SoC내의 로컬 프로세서와 프로그램어블 로직이 감당하게 되므로 호스트는 외부 통신에 대한 부하를 해소할 수 있다. 설계 및 제작된 FC-NIC은 2.125 Gbps 전송 속도에서 평균 5.47 us의 낮은 end-to-end 레이턴시 특성을 보였으며, IMA기반의 항공 전자 장비의 네트워크로 사용하는 데 적합함을 알 수 있다. This paper shows that design, manufacture and the performance of FC-NIC (fibre channel network interface card) for network unit configuration which is based on one of the 5 main configuration items of the common functional module for IMA (integrated modular Avionics) architecture. Especially, FC-NIC uses zynq SoC (system on chip) for host load reductions. The host merely transmit FC destination address, source memory location and size information to the FC-NIC. After then the FC-NIC read the host memory via DMA (direct memory access). FC upper layer protocol and sequence process at local processor and programmable logic of FC-NIC zynq SoC. It enables to free from host load for external communication. The performance of FC-NIC shows average 5.47 us low end-to-end latency at 2.125 Gbps line speed. It represent that FC-NIC is one of good candidate network for IMA.
대화면 시현기 이중화 설계 구조 및 헬스 모니터링 적용 사례
황병창(Byeungchang Hwang),육민관(Minkwan Yuk),윤신필(Shinpil Yoon) 항공우주시스템공학회 2018 항공우주시스템공학회 학술대회 발표집 Vol.2018 No.11
본 논문은 항공우주부품기술 개발사업의 일환으로 진행 중인 “항공기의 Full Glass Cockpit 구현을 위한 대화면 시현기 개발” 과제 내용 중 대화면 시현기 이중화 설계 구조 및 헬스 모니터링 적용 사례를 소개하고자 한다. 본 과제의 시현기는 20“x8 크기의 화면과 두 개의 디스플레이 컴퓨터를 가진 Smart Type 시현기로 한 개의 디스플레이 컴퓨터가 고장 시에도 임무가 가능하도록 이중화 설계를 하였다. 또한. 각 구성품의 이상 유무를 판별을 위한 헬스 모니터링 구조를 갖추었다. 이에 대한 기능을 구현하기 위한 설계 구조를 기술하고자 한다.
시각 동기된 다중 양방향 TMDS 데이터 전송기능을 갖는 IED용 TSMB 버스 시스템의 구현 및 성능분석
윤종호,황병창,민병기,김동준 대한전기학회 2023 전기학회논문지 Vol.72 No.1
In this paper, we propose a novel TSMB bus system with multiple bidirectional data transmission and time synchronization capability for IEDs(Intelligent Electronic Devices). Unlike the legacy unidirectional TMDS(Transition Minimized Differential Signaling) used for transfer digital video signals, the proposed bus system employs dual high-speed serial TMDS link for sending trigger signals from the FPGA of main processor module and receiving the sampled data from submodules such as either current or potential transformers. For simultaneous triggering multiple submdoules, we also employ the precision timing protocol processing capability in the main processor, which generates the wall clock pulse per second(PPS) synchronized to GPS. Adopting PLL for the PPS signal, we can provide the reference clock of 98.304MHz for supporting the data rate of 491.52 Mbps over each TMDS link. The data rate can support eight 24 bits ADCs for PTs or CTs in the single link, each of which requires 4800 samplings per second. An implemented TSMB bus system with FPGA consists of a single main processor with clock expander and eight submodules, in which each submodule is connected with the bidirectional TMDS link to the FPGA of main processor module. The jitter of 1 PPS between the two main processor modules was measured to be less than 102nsec at the maximum, and the jitter of the TSMB transmission data line was measured to be less than or equal to 660ps at the TP3 point of the receiving side, confirming that the TMDS specification was satisfied. Finally, the proposed time- synchronized multi-directional bus system can contribute to the improvement of the reliability and performance of the algorithm of the intelligent protection relay system through the optimal transmission of equivalent and simultaneous sampling data without the involvement of the processor.