http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 현트롱안(Tronganh Huynh) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
현트롱안(Tronganh Huynh),조종민(Jongmin Cho),김진상(Jinsang Kim),조원경(Won-Kyung Cho) 한국통신학회 2008 韓國通信學會論文誌 Vol.33 No.12A
스피어 디코딩은 MIMO 심볼검출 기법 중 가장 유망한 기법 중 하나로 알려져 있다. 본 논문에서는 새로운 2 레벨 탐색 스피어 디코딩 알고리즘을 제안한다. 제안된 알고리즘은 심볼검출 시에 성능향상에 영향을 줄 수 있는 유용한 후보군이 이전 단계에서 버려지는 것을 피하기 위해서, 2 레벨 트리탐색을 동시에 수행한다. 시뮬레이션 결과, 제안된 알고리즘이 BER 측면에서 기존의 알고리즘보다 성능이 우수함을 확인하였다. Sphere decoding is considered as one of the most promising methods for multiple-input multiple-output (MIMO) detection. This paper proposes a novel 2-level-search sphere decoding algorithm. In the proposed algorithm, symbol detection is concurrently performed on two levels of the tree search, which helps avoid discarding good candidates at early stages. Simulation results demonstrate the good performance of the proposed algorithm in terms of bit-error-rate (BER).
-
2 레벨 탐색을 이용한 스피어 디코딩 알고리즘과 VLSI 구현
현트롱안(Tronganh Huynh),조종민(Jongmin Cho),김진상(Jinsang Kim),조원경(Won-Kyung Cho) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.6
본 논문에서는 새로운 2레벨 탐색 스피어 디코딩 알고리즘과 그 하드웨어 구조를 제안한다. 제안된 알고리즘은 심볼검출 시에 성능향상에 영향을 줄 수 있는 유용한 후보군이 이전 단계에서 버려지는 것을 피하기 위해서, 2 레벨 트리탐색을 동시에 수행한다. 시뮬레이션 결과, 제안된 알고리즘이 BER 측면에서 기존의 알고리즘보다 성능이 우수함을 확인할 수 있었다. 제안된 하드웨어 구조는 낮은 복잡도와 고정된 throughput을 갖는 구조로써 BPSK, QPSK, 16-QAM, 64-QAM의 변조방식을 지원한다. 하드웨어 측면에서 큰 복잡도를 갖는 정렬 블럭은 다른 블럭과 하드웨어를 공유함으로써 면적을 감소시켰고, 제안된 하드웨어 구조는 기존의 구조들과 비교했을 때 면적이 감소되고 성능이 향상됨을 확인하였다. In this paper, a novel 2-level-search sphere decoding algorithm for multiple-input multiple-output (MIMO) detection and its VLSI implementation are presented. The proposed algorithm extends the search space by concurrently performing symbol detection on 2 level of the tree search. Therefore, the possibility of discarding good candidates can be avoided. Simulation results demonstrate the good performance of the proposed algorithm in terms of bit-error-rate (BER). From the proposed algorithm, an efficient very large scale integration (VLSI) architecture which incorporates low-complexity and fixed throughput features is proposed. The proposed architecture supports many modulation techniques such as BPSK, QPSK, 16-QAM and 64-QAM. The sorting block, which occupies a large portion of hardware utilization, is shared for different operating modes to reduce the area. The proposed hardware implementation results show the improvement in terms of area and BER performance compared with existing architectures.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
