http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
4 병렬 동기 구조를 이용한 MB-OFDM UWB 수신기 설계 및 평가
신철호,최상성,이한호,백정기,Shin Cheol-Ho,Choi Sangsung,Lee Hanho,Pack Jeong-Ki 한국전자파학회 2005 한국전자파학회논문지 Vol.16 No.11
본 논문은 IEEE802.15.3a Alt-PHY로 표준화중인 MB-OFDM WB(Multi-Band Orthogonal Frequency Division Multiplexing Ultra Wide Band) 시스템 수신기 설계 방안을 제시하고 링크 마진(link margin) 설계를 위해 4 병렬 구조에 의한 구현 손실을 정량적으로 분석하는 것이다. 먼저 MB-OFDM UWB 시스템의 전송 방식을 설명하고, 동기 구조를 완전한 디지털 방식으로 설계하기 위해 반송 주파수 옵셋(carrier frequency offset)과 샘플링 클락옵셋(sampling clock offset)이 MB-OFDM UWB 시스템에 미치는 영향을 분석하였다. 그리고 이러한 반송 주파수 옵셋과 샘플링 클락 옵셋을 추정하고 보상하기 위한 알고리즘과 VLSI 구현을 위하여 MB-OFDM UWB 시스템의 패킷 전송 구조를 이용한 4 병렬 동기 구조를 제시하였다. 본 논문에서 제시한 시스템 동기를 위한 수신 구조와 단순화된 4 병렬 구조에 의한 구현 손실 값은 UWB-OFDM 시스템 규격에서 제시한 최대 허용 가능한 반송 주파수 옵셋 및 샘플링 클락 옵셋에서 최대 3.08 dB로 시뮬레이션을 통해 분석되었다. The purpose of this paper is to design the architecture for synchronization of MB-OFDM UWB system that is being processed the standardization for Alt-PHY of WPAN(Wireless Personal Area Network) at IEEE802.15.3a and to analyze the implementation loss due to 4 parallel synchronization architecture for design or link margin. First an overview of the MB-OFDM UWB system based on IEEE802.15.3a Alt-PHY standard is described. The effects of non-ideal transmission conditions of the MB-OFDM UWB system including carrier frequency offset and sampling clock offset are analyzed to design a full digital architecture for synchronization. The synchronization architecture using 4-parallel structure is then proposed to consider the VLSI implementation including algorithms for carrier frequency offset and sampling clock offset to minimize the effects of synchronization errors. The overall performance degradation due to the proposed synchronization architecture is simulated to be with maximum 3.08 dB of the ideal receiver in maximum carrier frequency offset and sampling clock offset tolerance fir MB-OFDM UWB system.
다중 경로 채널에서의 MB-OFDM UWB 시스템 링크 마진 분석
신철호,최상성,백정기,Shin, Cheol-Ho,Choi, Sang-Sung,Pack, Jeong-Ki 한국정보처리학회 2006 정보처리학회논문지 C : 정보통신,정보보안 Vol.13 No.6
본 논문은 구현에 사용된 동기알고리즘에 의한 구현손실과 다중경로 페이딩을 고려하여 MB-OFDM UWB(Multi-Band Orthogonal Frequency Division Multiplexing Ultra Wide Band) 시스템 수신기 링크 마진 (link margin)을 시뮬레이션을 통해 정량적으로 분석하였다. MB-OFDM UWB시스템은 CP(Cyclic Prefix)대신에 ZP(Zero padding)를 사용하고 심볼마다 3개 주파수 대역을 호핑(Hopping)하는 TFI(Time Frequency Interleaving)모드와 하나의 주파수 대역을 선택하여 신호를 전송하는 FFI(Fixed Frequency Interleaving)모드를 지원한다. 이러한 MB-OFDM UWB 시스템의 특징은 기존 연속적인 신호를 전송하는 OFDM 시스템들에 비해 평균전력은 동일하지만 유효송신출력 측면에서 더 높은 전력 방사를 가능하게 하는 장점이 있다. 본 논문에서 수행한 시뮬레이션 결과를 이용한 링크마진 계산 결과 200Mbps 모드에서 4m 서비스 반경을 보장하기 위해서는 TFI 모드 구현이 필수적이며, 480Mbps모드의 실질적인 서비스 반경은 가시거리가 확보되는 다중경로 환경에서 1-2m정도 일 것으로 분석되었다. This paper investigates the link margin of MB-OFDM UWB system quantitatively. Various simulations are performed considering the implementation loss by imperfect synchronization unit and the effect of multi-path fading channels. MB-OFDM UWB system uses ZP(Zero Padding) instead of CP(Cyclic Prefix) and supports two transmission modes; one is TFI(Time Frequency Interleaving) mode that transmits OFDM symbols using different carrier frequency from symbol to symbol according to Time Frequency(TF) codes, the other is FFI(Fixed Frequency Interleaving) mode that transmits OFDM symbols using a specific carrier frequency. The advantage of if and TFI is to be able to increase the transmitting power effectively compared to the existed OFDM systems that transmit the signal continuously at the same average transmitting power. From the analysis results of Ink margin, to guarantee the service range of 4m in 200Mbps mode, TFI mode must necessarily be implemented and the service range of 480Mbps mode is estimated about 1-2m in the line-of-sight multi-path channel (CMI).
UWB 응용을 위한 고주파 CMOS VCO 설계 및 제작
박봉혁,이승식,최상성,Park, Bong-Hyuk,Lee, Seung-Sik,Choi, Sang-Sung 한국전자파학회 2007 한국전자파학회논문지 Vol.18 No.2
본 논문에서는 CMOS 0.18 ${\mu}m$ 공정을 이용하여 DS-CDMA UWB용 고주파 VCO를 설계하고 제작하였다. 위상 잡음 특성을 좋게 하기 위해서 PMOS, NMOS 소자를 대칭으로 구성한 complementary cross-coupled LC 발진기 구조로 설계하였고, varactor를 이용하여 주파수를 조정하였다. 또한 전류원의 1/f 잡음 신호를 줄이기 위해 저항을 이용하여 전류원을 구성하였다. 스펙트림 분석기를 이용한 측정을 위해 칩 내부에 고속 동작을 위한 인버터 버퍼를 추가로 설계하였다. 제작한 VCO의 core size는 $340{\mu}m{\times}535{\mu}m$이고, 측정한 VCO의 위상 잡음은 1-MHz offset에서 -107 dBc/Hz의 특성을 나타내고, 주파수 조정 범위는 $7.09{\sim}7.52$ GHz의 특성을 보인다 Harmonic suppression은 32 dB, VCO core의 전류 소모는 1.8 V 공급 전압에서 2 mA의 저전력 소모를 나타내도록 설계하였다. In this paper, we propose the design and fabrication on high frequency CMOS VCO for DS-UWB(Direct-Sequence Ultra-WideBand) applications using 0.18 ${\mu}m$ process. The complementary cross-coupled LC oscillator architecture which is composed of PMOS, NMOS symmetrically, is designed for improving the phase noise characteristic. The resistor is used instead of current source that reduce the 1/f noise of current source. The high-speed buffer is needed for measuring the output characteristic of VCO using spectrum analyzer, therefore the high-speed inverter buffer is designed with VCO. A fabricated core VCO size is $340{\mu}m{\times}535{\mu}m$. The VCO is tunable between 7.09 and 7.52 GHz and has a phase noise lower than -107 dBc/Hz at 1-MHz offset over entire tuning range. The measured harmonic suppression is 32 dB. The VCO core circuit draws 2.0 mA from a 1.8 V supply.