http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 진유린(Yu-Rin Jin) (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
APD용 TIA 회로의 안정성 개선을 위한 Quenching 저항 영향 분석
기동한,진유린,김성미,조성익,Ki, Dong-Han,Jin, Yu-Rin,Kim, Sung-Mi,Cho, Seong-Ik 한국전기전자학회 2022 전기전자학회논문지 Vol.26 No.3
In this paper, since the APD(Avalanche Photo Diode) for LTV(Light to Voltage) conversion uses a high voltage in the operating range unlike other PD(Photo Diode)s, the quenching resistor must be connected in series to prevent overcurrent when using the TIA(Transimpedance Amplifier). In such a case, quenching resistance may affect the transfer function of the TIA circuit, resulting in serious stability. Therefore, in this paper, by analyzing the effect of APD quenching resistance on the voltage and current loop transfer function of TIA, we propose a loop analysis and a method for determining the quenching resistance value to improve stability. TIA circuit with quenching resistance was designed by the proposed method and the stability of operation was verified through simulation and chip fabrication.
-
RVDT용 DSP 기반 위상 자동보정 디지털 신호처리기 FPGA 구현
김성미,서연호,진유린,이민웅,조성익,이종열,Kim, Sung-mi,Seo, Yeon-ho,Jin, Yu-rin,Lee, Min-woong,Cho, Seong-ik,Lee, Jong-yeol 한국정보통신학회 2017 한국정보통신학회논문지 Vol.21 No.6
RVDT(Rotary Variable Differential Transformer)는 각도 변위를 측정하는 센서로써 출력 신호는 DSBSC-AM(Double SideBand Suppressed Carrier AM) 신호이기 때문에 출력 신호로부터 각도 변위를 알아내기 위하여 DSBSC-AM 복조 과정이 필요하다. 본 논문에서는 DSBSC-AM 신호의 복조기인 코스타스 루프를 수정하여 RVDT 출력 신호로부터 각도 변위를 추출하는 DADC(Digital Angle to DC)를 FPGA(Field Programmable Gate Array)로 구현하였다. 본 논문에서 설계된 DADC는 4선식과 5선식 RVDT에 적용가능하며, 코스타스 루프의 사용으로 기존의 아날로그 신호처리기와는 달리 외부의 소자를 사용하지 않고 RVDT 입력여기신호와 출력신호 사이의 위상 차이를 정확하게 보정할 수 있다. 또한 선형성 향상을 위하여 디지털 신호처리 기법이 적용되어 DADC는 기존의 아날로그 신호처리기의 선형성 오차 0.05%보다 적은 0.035%의 선형성 오차를 보였다. 구현된 DADC의 기능과 성능 테스트는 상용 RVDT 센서와 ADC(Analog to Digital Converter), 아날로그 출력단으로 구성된 통합 실험환경을 구성하여 진행하였다. A RVDT is a sensor that measures angular displacement and the output signal of RVDT is a DSBSC-AM signal. For this reason, a DSBSC-AM demodulation processor is required to determine the angular displacement from the output signal. In this paper, DADC(Digital Angle to DC) which extracts the angular displacement from the output signal of a RVDT is implemented based-on modified Costas Loop usually used in the demodulation of DSBSC-AM signal by using FPGA. DADC can used with both 4-wire and 5-wire RVDTs and can exactly compensate the phase difference between the input excitation and output signals of a RVDT unlike the conventional analog RVDT signal conditioners which require external components. Since digital signal processing technique that can enhance the linearity is exploited, DADC shows 0.035% linearity error, which is smaller than 0.005% that of a conventional analog signal conditioner. The DADC are tested in an integrated experimental environment which includes a commercial RVDT sensor, ADC and an analog output block.
-
직렬 커패시터 D/A 변환기를 갖는 저전력 축차 비교형 A/D 변환기
이정현(Jeong-Hyeon Lee),진유린(Yu-Rin Jin),조성익(Seong-Ik Cho) 대한전기학회 2019 전기학회논문지 Vol.68 No.1
The charge redistribution digital-to-analog converter(CR-DAC) is often used for successive approximation register analog-to-digital converter(SAR ADC) that requiring low power consumption and small circuit area. However, CR-DAC is required 2 to the power of N unit capacitors to generate reference voltage for successive approximation of the N-bit SAR ADC, and many unit capacitors occupy large circuit area and consume more power. In order to improve this problem, this paper proposes SAR ADC using series capacitor DAC. The series capacitor DAC is required 2(1+N) unit capacitors to generate reference voltage for successive approximation and charges only two capacitors of the reference generation block. Because of these structural characteristics, the SAR ADC using series capacitor DAC can reduce the power consumption and circuit area. Proposed SAR ADC was designed in CMOS 180nm process, and at 1.8V supply voltage and 500kS/s sampling rate, proposed 6-bit SAR ADC have signal-to-noise and distortion ratio(SNDR) of 36.49dB, effective number of bits(ENOB) of 5.77-bit, power consumption of 294uW.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
