http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
조병각,손병수,선우명훈 대한전자공학회 2002 電子工學會論文誌-TC (Telecommunications) Vol.39 No.12
본 논문에서는 고속 데이터 전송을 위한 OFDM(Orthogonal Frequency Division Multiplex) 시스템용 고속 FFT 프로세서를 제안한다 제안된 구조는 단일 메모리 구조를 채택하였으며 고속 연산을 위해 Radix-4 알고리즘과 메모리 뱅크 구조를 사용하였다. 또한, 버터플라이 출력이 입력 데이터의 위치에 저장되는 In-place 메모리 구조를 사용하여 메모리의 크기를 줄였다. 설계한 프로세서는 내부 데이터와 회전인자는 각 각 20 비트로 설계되었으며, 약 80dB의 SQNR 성능을 갖는다. 그리고 VHDL로 모델링한 후 삼성 0.5㎛ SOG 공정으로 합성하여 메모리를 제외한 전체 게이트 수가 98,325개를 보였으며 제안된 구조는 1,024-포인트부터는 기존의 파이프라인 구조보다 하드웨어 측면에서 이득을 가진다. 동작속도는 42MHz로 256-포인트 연산이 6㎲에 처리 가능한 구조로 HomePlug 표준안의 8.4㎲의 처리속도를 만족시킨다. This paper proposes a high-speed FFT processor for orthogonal frequency-division multiplexing(OFDM) systems. The Proposed architecture uses a single-memory architecture and uses a radix-4 algorithm for high speed. The proposed memory is partitioned into four banks for high-speed computation. It uses an in-place memory strategy that stores butterfly outputs in the same memory location used by butterfly inputs. Therefore, the memory size can be reduced. The SQNR of about 80dB is achieved with 20-bit input and 20-bit twiddle factors. The architecture has been modeled by VHDL and logic synthesis has been performed using the SamsungTM 0.5㎛ SOG cell library (KG80). The implemented FFT processor consists of 98,326 gates excluding memory. It has smaller hardware than existing pipeline FFT processors for more than 1024-point FFTs. The processor can operate at 42MHz and calculate a 256-point complex FFT in 6us. It satisfies tile required processing speed of 8.4㎲ in the HomePlug standard.
지상 무선 백본망과 위성 통신망 통합을 위한 동적 라우팅 연동 방안
최재원,조병각,김기영,박경열,이주형,한주희,한이수,Choi, Jaewon,Jo, Byung Gak,Kim, Ki Young,Park, KyoungYoul,Lee, Ju Hyung,Han, Joo Hee,Han, Yeesoo 한국군사과학기술학회 2016 한국군사과학기술학회지 Vol.19 No.5
The terrestrial wireless backbone network and satellite communications system have been independently developed depending on their own purposes and operational concepts, which results in different characteristics in terms of network architecture and routing protocol operation. In this paper, we propose a method for structurally integrating them in consideration of routing mechanism in an autonomous system. Our approach is that the routers of satellite network operate the OSPF in PTP mode on their interfaces connected to the routers of terrestrial wireless backbone network with grid connectivity, whereas the OSPF in satellite network whose topology is of hub-spoke type runs in NBMA mode. We perform some simulations to verify that the satellite communications system can be integrated and interwork with the terrestrial wireless backbone network by our proposed approach. From simulation results, it is also found that the increases of network convergence time and routing overhead are acceptable.
PRML Read Channel용 고효율, 저전력 FIR 필터 칩
강진용,선우명훈,조병각 대한전자공학회 2004 電子工學會論文誌-SD (Semiconductor and devices) Vol.41 No.09
This paper proposes a high efficient and low power FIR filter chip for partial-response maximum likelihood (PRML) disk drive read channels; it is a 6-bit, 8-tap digital FIR filter. The proposed filter employs a parallel processing architecture and consists of 4 pipeline stages. It uses the modified Booth algorithm for multiplication and compressor logic for addition. CMOS pass-transistor logic is used for low power consumption and single-rail logic is used to reduce the chip area. The proposed filter is actually implemented and the chip dissipates 120mW at 100MHz, uses a 3.3V power supply and occupies 1.88 × 1.38 ㎟. The implemented filter requires approximately 11.7% less power compared with the existing architectures that use the similar technology. 본 논문은 고효율, 저전력을 갖는 PRML 디스크 드라이브 읽기 채널용 6비트, 8탭의 FIR 필터 칩을 제안한다. 제안된 필터는 병렬처리 구조를 채택하고 있으며 4단의 파이프라인으로 구성되어 있다. 곱셈 연산을 위하여 수정 부스 알고리즘을 사용하였으며 덧셈 연산을 위하여 압축회로 로직을 사용하였다. 전력 소모를 줄이기 위하여 CMOS 패스-트랜지스터 로직을 사용하였으며 싱글-레일 로직을 이용하여 칩의 면적을 감소시켰다. 제안된 필터는 실제 칩으로 구현되었으며 3.3V 전원을 공급하여 100MHz에서 120mW의 전력을 소비하고 1.88 × 1.38 ㎟의 면적을 차지한다. 구현된 필터는 유사 선폭의 공정을 사용한 기존 구조에 비해 약 11.7%의 전력이 감소하였다.
주파수 도약 위성통신 시스템에서 레인징 신호 설계 방안
황석구,심은석,조병각,윤원상,Hwang, Seok-gu,Sim, Eun-seok,Jo, Byung-gak,Yoon, Won-Sang 한국군사과학기술학회 2016 한국군사과학기술학회지 Vol.19 No.6
In this paper, a method for generating ranging signal to reduce the effects of interference and overcome intentional jamming is proposed in slow frequency hopping(SFH) communication system. A terminal uses ranging signal for initial Up-link synchronization in the frequency hopping communication systems using multi-terminal. However, ranging signal generated by unsynchronized terminal acts as an interference signal to another terminal. Therefore, we propose the design of the ranging signal with PN sequence in order to minimize the affection to the other terminal and simulated its performance. From the simulated result, we confirm synchronization performance.
무선 통신 시스템의 전력 모델을 이용한 비트당 최소 에너지
최재훈(Jae-Hoon Choi),조병각(Byung Gak Jo),백광훈(Gwang Hoon Baek),유흥균(Heung-Gyoon Ryu) 한국전자파학회 2011 한국전자파학회논문지 Vol.22 No.12
본 논문은 RF power model과 주파수 대역의 특성을 이용한 비트 당 에너지와 전송량과의 관계를 시스템 대역폭의 변화에 따라 분석한 논문이다. 기존에 제안된 RF power model은 각각의 디바이스의 소모 전력을 수식적으로 표현한 것이다. 이 전력 모델에 고려된 요소는 시스템의 전송 대역과 PAR, 데이터 전송량, 변조 레벨, 전송, 전송 거리 등이다. 본 논문에서는 이러한 영향을 고려하여 RF power model과 주파수 대역의 특성을 이용한 비트당 에너지와 전송량의 관계를 시스템 대역폭의 변화에 따라 분석하였다. Shannon capacity 공식과 신호의 SNR에 대한 식, 그리고 RF power model의 소모 전력을 이용하여 해당 주파수에서의 소모 전력을 구하고, Gbps급 데이터 속도에 따른 비트 당 에너지의 최소 값을 찾기 위한 시뮬레이션을 진행하였다. In this paper, we analyze the relationship between energy per bit and the data rate with the variation of the system bandwidth. A existing power model is mathematical model to express power consumption of each device. In this paper, we have to investigate the system level energy model for the RF front-end of a wireless transceiver. Also, the effects of the signal bandwidth, PAR, date rate, modulation level, transmission distance, specific attenuation of frequency band, and the signal center frequency on the RF front-end energy consumption and system capacity are considered. Eventually, we analyze the relationship between energy per bit and the data rate with the variation of the system bandwidth so that we simulate the minimum energy per bit in the several Gbps data rate using Shannon capacity theory.
낮은 계산 복잡도를 갖는 Linear Prediction 기반의 SNR 추정 기법
김선애(Seon Ae Kim),조병각(Byung Gak Jo),백광훈(Gwang Hoon Baek),유흥균(Heung-Gyoon Ryu) 한국전자파학회 2009 한국전자파학회논문지 Vol.20 No.12
채널의 상태가 시간에 따라 수시로 변하는 전송 환경에서 수신된 신호에 대한 잡음 비를 추정하는 것이 중요하다. 대부분의 SNR 추정기는 MF(Matched Filter) 후 수신된 샘플로 추정이 이루어진다. 하지만 이런 기법들은 무선 통신에서 채널의 상태에 민감한 특성을 갖는다. 하지만 수신기의 front-end에서 모아진 데이터들을 이용하는 선형 예측(LP: Linear Prediction) 기법을 기반으로 하는 신호 대 잡음 비 추정 알고리즘은 이에 비해 안정된 성능을 보인다. 본 논문에서는 LP 기반의 SNR 추정기를 소개하고, 기존의 LP 기법 기반으로 하는 SNR 추정 알고리즘의 계산 복잡도를 줄이기 위한 새로운 기법을 제안한다. 본 논문에서 제안하는 알고리즘은 Linear Prediction 오차를 구하는 과정에서 순방향 오차와 그 conjugate 값을 이용하여 SNR 추정 과정을 보다 간단하게한다. It is very important to estimate the Signal to Noise Ratio(SNR) of received signal in time varying channel state. Most SNR estimation techniques derive the SNR estimates solely from the samples of the received signal after the matched filter. In the severe distorted wireless channel, the performance of these estimators become unstable and degraded. LP-based SNR estimator which can operate on data samples collected at the front-end of a receiver shows more stable performance than other SNR estimator. In this paper, we study an efficient SNR estimation algorithm based on LP and propose a new estimation method to decrease the computation complexity. Proposed algorithm accomplishes the SNR estimation process efficiently because it uses the forward prediction error and its conjugate value during the linear prediction error update. Via the computer simulation, the performance of this proposed estimation method is compared and discussed with other conventional SNR estimators in digital communication channels.