http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
국내 분리 Bacillus anthracics의 Plasmid pXO1과 pXO2의 유전적 다양성 분석
문성희,유천권,오희복,성원근,전정훈,유재연,이상섭,Mun, Sung-Hee,Yoo, Cheon-Kwon,Oh, Hee-Bok,Seong, Won-Keun,Chun, Jeong-Hoon,Yu, Jae-Yon,Lee, Sang-Seob 대한미생물학회 2003 Journal of Bacteriology and Virology Vol.33 No.4
We compared genetic variations in virulence mega plasmids pXO1 and pXO2 of twenty-seven Bacillus anthracis strains from Korean patients and environmental samples together with those of Bacillus anthracis Sterne, Pasteur and A2012 standard strains. Genetic variations were analyzed in twenty-three variable regions (ten and thirteen variable-number tandem repeats and insertion/deletions in pXOl and pXO2, respectively). The pXO1 plasmids were classified into 7 groups and pXO2 plasmids to 12 groups. Discrete phylogenic lineages could be differentiated between environmental and clinical strains by UPGMA (unweighted pair group method with average) method. In addition, clinical strains showed more variations than environmental isolates. The pXO2 plasmid appeared genetically more unstable than pXO1. A general plasmid genotype could be suggested for Korean soil isolates since they mostly clustered into a representative group.
접지기반 차동신호 전송을 위한 저전력 4-Gb/s 수신단 설계
이미라(Mira Lee),김석(Seok Kim),정영균(Youngkyun Jeong),배준한(Jun-Han Bae),권기원(Kee-Won Kwon),전정훈(Jung-Hoon Chun) 대한전자공학회 2012 전자공학회논문지 Vol.49 No.9
본 논문에서는 접지기반의 저전압 차동 입력 신호를 전달 받는 수신단에 대해 기술하였다. 공통게이트단으로 구성된 레벨시프터와 실시간 선형 이퀄라이저를 이용하여, 채널을 통과하며 왜곡된 신호의 전압 마진과 시간 마진을 확보하였다. 입력 신호의 공통모드 전압이 변하더라도, 레벨시프터에 공급되는 전류의 양을 일정하게 유지 할 수 있는 바이어스 회로를 추가하였다. 저전력 65-nm CMOS 공정으로 수신단회로를 구현하고 측정하였다. -19.7dB의 감쇄를 보이는 FR4 PCB 채널을 통해 4-Gb/s 400mVp-p 차동 신호를 수신단으로 전달하였을 때 10<SUP>-11</SUP> BER기준 0.48UI의 시간 마진을 얻을 수 있었으며, 0.30mW/Gb/s의 낮은 전력 소모를 유지하였다. This paper describes a 4-Gb/s receiver circuit for a low-swing ground-referenced differential signaling system. The receiver employs a common-gate level-shifter and a continuous linear equalizer which compensates inter-symbol-interference (ISI) and improves voltage and timing margins. A bias circuit maintains the bias current of the level-shifter when the common level of the input signal changes. The receiver is implemented with a low-power 65-nm CMOS technology. When 4-Gb/s 400mVp-p signals are transmitted to the receiver through the channel with the attenuation of -19.7dB, the timing margin based on bit error rate (BER) of 10<SUP>-11</SUP> is 0.48UI and the power consumption is as low as 0.30mW/Gb/s.