http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
개선된 F함수를 이용한 SEED 암호 프로세서의 FPGA 구현
장태민 ( Tae-min Chang ),전병찬 ( Byung-chan Jun ),전진오 ( Jeen-oh Jun ),유수봉 ( Su-bong Ryu ),강민섭 ( Min-sup Kang ) 한국정보처리학회 2007 한국정보처리학회 학술대회논문집 Vol.14 No.1
본 논문에서는 개선된 F함수를 이용 하여 국내 표준 128비트 블록 암호화 알고리듬인 SEED 암호 프로세서의 FPGA 구현에 관하여 기술한다. 제안한 SEED 암호 프로세서는 Verilog-HDL를 사용하여 구조적 모델링을 하였으며, Xilinx사의 ISE 9.1i 툴을 이용하여 논리 합성을 수행하였다. 설계 검증은 Modelsim 6.2c 툴을 이용하여 타이밍 시뮬레이션을 수행하였으며, FPGA Prototype 시스템을 사용하여 설계된 하드웨어 동작을 검증하였다.
AES 암호 프로세서를 이용한 강인한 RFID 인증 프로토콜 설계
이남기 ( Nam-ki Lee ),장태민 ( Tae-min Chang ),전병찬 ( Byung-chan Jeon ),전진오 ( Jin-oh Jeon ),유수봉 ( Su-bong Ryu ),강민섭 ( Min-sup Kang ) 한국정보처리학회 2008 한국정보처리학회 학술대회논문집 Vol.15 No.2
본 논문에서는 RFID 시스템의 Tag와 Reader 사이의 보안상의 문제점을 해결하기 위하여 공격에 강인한 AES 암호 프로세서 기반 인증 프로토콜을 제안한다. 제안한 인증 프로토콜은 Reader에서 난수를 생성하고 Tag와 Reader 그리고 Back-End Server의 인증과 통신 데이터를 암호화 하여 기존의 보안상의 문제점을 개선하고, ISO/IEC 18000-3 표준 프로토콜을 기반으로하여 확장된 패킷 구조를 사용한다. 제안한 시스템은 Xilinx ISE 9.1i 환경에서 Verilog HDL을 사용하여 설계하였으며, 설계 검증은 Mentor 사의 Modelsim 6.2c를 사용하여 제안된 시스템이 정확히 동작함을 확인하였다.
Pipeline 기법을 이용한 고속 암호 프로세서의 설계 및 구현
박상조(Sang-Cho Park),김우성(Woo-Sung Kim),장태민(Tae-Min Chang),강민섭(Min-Sup Kang) 한국정보과학회 2006 한국정보과학회 학술발표논문집 Vol.33 No.2C
본 논문에서는 Pipeline 기법을 이용한 고속 암호 프로세서의 설계 및 구현에 관하여 기술한다. 암호화를 위한 알고리듬은 DES 와 SEED를 사용하고 인증을 위한 알고리듬은 HMAC-SHA-1을 이용한다. 제안된 암호 프로세서는 VHDL을 사용하여 구조적 모델링을 행하였으며, Xilinx사의 ISE 6.2i 툴을 이용하여 논리 합성을 수행하였다. 설계 검증을 위해 Modelsim을 이용하여 타이밍 시뮬레이션을 수행하여, 설계된 시스템이 정확히 동작함을 확인하였다.