완전한 파이프라인 방식의 비순차실행 프로세서의 설계 및 모의실행

이종복,Lee, Jongbok 한국인터넷방송통신학회 2020 한국인터넷방송통신학회 논문지 Vol.20 No.5

현재 컴퓨터 시스템의 중앙처리장치로 멀티코어 프로세서가 주로 이용되고 있으며, 고성능의 비순차실행 프로세서를 각 코어로 채택하여 시스템의 성능을 극대화할 수 있다. 초기의 토마술로 알고리즘을 적용한 비순차실행 프로세서는 부동소수점 명령어를 목표로 하였고, 복잡한 구조를 갖는 재배열버퍼와 예약스테이션의 사용 때문에 그 실행에 여러 싸이클이 소요되었다. 그러나, 프로세서가 비순차실행을 제대로 활용하여 명령어의 처리량을 높이기 위해서는 완전한 파이프라인 방식으로 동작해야한다. 본 논문에서는 예측실행 기능이 있는 완전한 파이프라인 방식의 비순차실행 프로세서를 VHDL로 설계하고, GHDL로 검증하였다. 모의실험 결과, ARM 명령어로 구성된 프로그램에 대한 연산을 성공적으로 수행할 수 있었다. Currently, a multi-core processor is mainly used as a central processing unit of a computer system, and a high-performance out-of-order processor is adopted as each core to maximize system performance. The early out-of-order execution processor with Tomasulo algorithm aimed at floating-point instructions, and it took several cycles to execute by the use of complex structures such as reorder buffer and reservation station. However, in order for the processor to properly utilize out-of-order execution and increase the throughput of instructions, it must operate in a fully pipelined manner. In this paper, a fully pipelined out-of-order processor with speculative execution is designed with VHDL and verified with GHDL. As a result of the simulation, a program composed of ARM instructions is successfully performed.

파이프라인 방식의 32 비트 ARM 프로세서에 대한 FPGA 구현 및 검증

이종복,Lee, Jongbok 한국인터넷방송통신학회 2022 한국인터넷방송통신학회 논문지 Vol.22 No.5

Domestically, we are capable of designing high-end memory semiconductors, but not in processors, resulting in unbalance. Using Vivado as a development enivronment and implementing the processor on a Xilinx FPGA reduces time and cost dramatically. In this paper, the popular language VHDL which is widely used in Europe, universities, and research centers around the world for the digital system design is used for designing a pipelined 32-bit ARM processor, implemented on FPGA and verified by Integrated Logic Analyzer. As a result, the ARM processor implemented on FPGA could execute ARM instructions successfully.

디지털 신호처리 프로세서의 성능에 대한 DRAM의 영향 분석

이종복,Lee, Jongbok 한국인터넷방송통신학회 2018 한국인터넷방송통신학회 논문지 Vol.18 No.3

현재, 영상처리, 음성처리, 필터링, 등화 등의 분야에 디지털 신호처리 시스템이 광범위하게 쓰이고 있다. 더불어, 디지털 신호처리 시스템을 구성하는 디지털 신호처리 프로세서의 성능에 지대한 영향을 미치는 DRAM에 대한 연구가 산업계와 학계에서 활발하게 진행되고 있다. 따라서, 모의실험을 통하여 디지털 신호처리 프로세서의 성능에 대한 신뢰할만한 결과를 얻기 위하여, 보다 정확한 DRAM 모델을 갖추는 것이 중요하다. 본 논문에서는 싸이클 단위로 정확하게 동작하는 DRAM 시뮬레이터와 연동할 수 있는 디지털 신호처리 프로세서 모의실험기를 개발했다. 그리고 UTDSP 디지털 신호처리 벤치마크를 개발한 모의실험기에 대한 입력으로 하여, DRAM이 디지털 신호처리 프로세서의 성능에 끼치는 영향을 분석하였다. Currently, digital signal processing systems are used extensively in image processing, audio processing, filtering, and equalizations, etc. In addition, the importance of DRAM, which has a great influence on the performance of an digital signal processor has been increased, making research on DRAM actively conducted in industry and academia. Therefore, it is important to have a more accurate DRAM model in order to obtain reliable results when evaluating the performance of a digital signal processor through simulation. In this paper, we developed a digital signal processor simulator capable of inter-working with a DRAM simulator. With the simulator, we analyzed the influence of the DRAM model which operates correctly on a cycle-by-cycle basis, on the performance of the digital signal processor by using the UTDSP digital signal benchmark.

임베디드 마이크로 프로세서의 전력 소비에 대한 연구

이종복,Lee, Jongbok 한국인터넷방송통신학회 2018 한국인터넷방송통신학회 논문지 Vol.18 No.4

Recently, power dissipation issue is very significant not only in high-end modern processors but also in embedded systems and mobile devices. Based on the power dissipation, hardware and software designers can correctly find the power/performance tradeoffs. Most power analysis tools calculate power dissipation when chip layout or floor planning are finished. In this paper, a trace-driven simulator that can interact with power analysis tool for an embedded microprocessor has been developed. Using MiBench embedded benchmarks as input, the trace-driven simulation has been performed to estimate the average power dissipation which is faster than the conventional tools. 프로세서의 전력 소비량은 최근에 이르러 고성능 마이크로프로세서 및 멀티코어프로세서 뿐만이 아니라 임베디드 시스템 및 모바일 장치에 매우 중요하게 대두되고 있다. 이러한 전력 소비량은, 하드웨어 및 소프트웨어 설계자로 하여금 성능과 전력에 대한 올바른 타협점을 찾도록 하는 바탕이 된다. 대부분의 전력 분석 도구들은 반도체 칩 레이아웃이나 평면계획이 완료된 후에야 최소의 정확도를 갖게 되며 또한 느리다. 본 논문에서는 전력 분석기와 연동이 가능한 빠른 속도를 갖는 임베디드 마이크로프로세서 명령어 자취형 (trace-driven) 모의실험기를 개발하였다. 또한, MiBench 임베디드 벤치마크를 입력으로 모의실험을 수행하여 기존의 도구보다 훨씬 빠른 속도로 명령어 당 평균 전력 소비량을 측정하였다.

원전 MMIS 소프트웨어 개발을 위한 시험 프레임웍 개발

이종복(Jongbok Lee),서상문(Sungmoon Suh),서용석(Yongsuk Suh),장귀숙(Gwisook Jang),금종용(Jongyong Keum),구인수(In-soo Koo) 한국정보과학회 2004 한국정보과학회 학술발표논문집 Vol.31 No.1B

소프트웨어 시험은 소프트웨어 제품의 고 품질을 보장하기 위한 중요한 요소들 중의 하나이고 , 특히 신뢰도가 원자력 발전소의 안전에 직결되는 디지털 기반의 원전 계측제어계통 소프트웨어는 고품질과 고신뢰도를 제공하여야 한다. 그러므로 원자력발전소에 사용되는 소프트웨어는 안전성과 신뢰성을 제공하기 위해 체계적인 시험을 통하여 설계의 정당성을 확인하고, 요건명세서나 설계사양서에 나타난 계통 및 구성요소의 기능과 요건들이 만족하게 실행됨을 확인하여야 한다. 규제기관에서도 소프트웨어의 안정성, 기능의 완전한 수행, 소프트웨어 자체가 계통의 기능을 저하 시키는지와 계통에게 예정되지 않은 기능을 수행 하도록 영향을 주는지의 확인 등을 소프트웨어 시험을 통해 확인하도록 요구하고 있다. 이와 같이 원자력발전소에 사용되는 소프트웨어의 시험을 위해서는 보다 엄격하고 명확한 시험 프레임웍을 개발하고 적용하는 것이 필요하다. 본 논문에서는 소프트웨어 시험과 관련된 인허가 규제요건을 분석하고, 이에 따라 현재 설계를 진행중인 SMART MMIS 소프트웨어 시험에 적용될 소프트웨어 개발생명주기 시험활동, 시험 조직, 시험문서, 소프트웨어 등급별 시험방법 등 시험 프레임웍을 제시한다.

다자유도 비강 자동 검체 채취 로봇 메커니즘 개발

이종복(Jongbok Lee),김호빈(Hobin Kim),김선우(Sunwoo Kim),김상도(Sangdo Kim),이호석(Hoseok Lee),김용재(Yong-Jae Kim),박신석(Shinsuk Park),이종원(Jongwon Lee) 한국로봇학회(논문지) 2023 로봇학회 논문지 Vol.18 No.2

Model Based Test 프로세스를 이용한 자동검증 환경 개발

이종복(JongBok Lee),권형근(HyoungGeun Kwon),배현철(HyunChul Bae) 한국자동차공학회 2010 한국자동차공학회 부문종합 학술대회 Vol.2010 No.5

Recently in order to guarantee the authenticity software, many methodologies and processes about a field of verification have been introduced. Reliable Test-Case is generated from model to carry out verification of ECU (electronic control unit) in vehicle efficiently. Automatic test environment using model based test process is proposed. Proposed verification process reveals in a cluster including Eco Driving System that verification time is reduced over 70 percents compare with manual test process. In this study, proposed process using model based design is comprised of automatically generated Test-Case and automatic test environment. Automatic test environment process has great potential to considerably reduce costs and development time in many systems.

임베디드 수퍼스칼라 프로세서에서 윈도우의 크기와 이슈폭에 대한 관계

이종복(Jongbok Lee) 한국멀티미디어학회 2006 한국멀티미디어학회 학술발표논문집 Vol.2006 No.2

임베디드 수퍼스칼라 프로세서 구조의 성능을 분석할 때, 실행 구동형 모의실험 및 트레이스 구동형 모의실험이 광범위하게 수행되고 있으나, 시간과 공간을 많이 차지하고 또한 성능에 대한 근본 원리를 규명하기 어려운 단점이 있다. 본 논문은 임베디드 수퍼스칼라 프로세서의 성능에 대하여 통찰력을 갖고, 이것을 기반으로 그 모델을 마련하기 위하여 임베디드 수퍼스칼라 프로세서의 윈도우의 크기와 이슈폭에 대한 관계를 규명하였다. 이것을 위하여 MiBench 임베디드 벤치마크 프로그램을 입력으로 하는 트레이스 구동 모의실험을 통하여 윈도우의 크기와 매 싸이클당 이슈되는 명령에의 개수에 대한 관계식을 도출하였으며, 그 정확도는 평균 7.9 %를 기록하였다.

독립시행의 정리를 이용하는 수퍼스칼라 프로세서의 다중 분기 예측 성능 모델

이종복(Jongbok Lee) 대한전자공학회 1999 대한전자공학회 학술대회 Vol.1999 No.6

토익성적 향상에 나타난 학습신념과 학습전략 간 관계 분석

이종복(Lee, Jongbok),주대환(Ju, Daehwan) 신영어영문학회 2020 신영어영문학 Vol.77 No.-

The purpose of this study is to investigate the relationships of college students’ beliefs and strategies based on TOEIC achievements. There are two groups of students. The first group consists of 35 students out of 67, who acquire relatively lower academic achievements than those students whose TOEIC scores improved more than overall average. For this purpose, the study focuses on (1) the aspect of the correlation of learning beliefs and strategies between the two groups, (2) the aspect of the correlation among the subcategories of the variables between the groups, (3) the aspect of the cause and effect relation among the subcategories in each group. The findings of this study are as follows: First, learning beliefs and strategies correlate with each other in both groups. Second, correlation among subcategories in the high achievement group is slightly larger than the one in the low achievement group. Third, the cause and effect relation indicates that every subcategory in students’ beliefs on learning increases the use of learning strategies in both groups.