http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
파라메트릭 모델에 의한 주강의 수축공 결함 예측의 Quality Criteria
이재경,최정길,홍준표 ( Jae Kyung Lee,Jeong Kil Choi,Chun Pyo Hong ) 한국주조공학회 1998 한국주조공학회지 Vol.18 No.1
N/A Criteria functions using the prediction parameters, such as t_f, G and G/√R which can be evaluated from the heat transfer and solidification analyses of castings, are of great importance in the prediction of shrinkage defects in steel castings. The critical values of these prediction parameters are found to be dependent upon the shape and size of castings. A new additional parameter, shrinkage potential, was proposed to evaluate the formation of shrinkage defects quantitatively. A coupling method of the prediction parameters with shrinkage potential was adopted to predict shrinkage defects in steel castings. The calculated results on several castings were compared with the experimental castings. (Received January 14, 1998)
MB-OFDM 방식의 UWB 시스템을 위한 Fast-Hopping 주파수 합성기의 유형별 설계 및 비교
이재경,박준규,박종태,유종근,Lee, Jae-Kyoung,Park, Joon-Kyu,Park, Jong-Tae,Yu, Chong-Gun 한국정보통신학회 2006 한국정보통신학회논문지 Vol.10 No.12
본 논문에서는 MB-OFDM 방식의 UWB 시스템 응용을 위한 fast-hopping 주파수 합성기들을 설계하였다 세 개의 중심 주파수(3432MHz, 3960MHz, 4488MHz) 생성이 필요한 주파수합성기를 세 가지 구조로 각각 설계하고 성능을 비교하였다. 첫 번째 구조는 4224MHz의 주파수에서 동작하는 단일 PLL을 사용하여 세 개의 중심 주파수를 합성하고, 두 번째 구조는 각각의 중심 주파수에서 동작하는 세 개의 PLL을 사용한다. 본 논문에서 제안된 세 번째 구조는 3960MHz와 528MHz에서 동작하는 두 개의 PLL을 사용하여 원하는 주파수를 합성한다. 0.18um RF CMOS 공정변수를 이용하여 모의실험 한 결과 세 번째 구조가 다른 구조에 비해 switching time, spur, 칩 면적 및 전류 소모 면에서 좋은 특성을 보인다. 제안된 세 번째 구조의 주파수 합성기는 1.3ns 이하의 band switching 특성과 -36dBc 이하의 spur특성을 보이며 1.8V 공급전원 하에서 22mA의 전류를 소모한다. This paper describes fast-hewing frequency synthesizers for multi-band OFDM(MB-OFDM) ultra-wide band(UWB) systems. Three different structures in generating 3 center frequencies(3432MHz, 3960MHz, 4488MHz) are designed and compared. The first structure generates 3 center frequencies using only one PLL operating at 4224MHz, and the second uses three PLLs operating at corresponding center frequencies. The proposed third structure employes two PLLs operating at 3960MHz and 528MHz. Simulation results using 0.18um RF CMOS process parameters show that the third structure exhibits boner characteristics in spur, area and current consumption than the other structures. The band switching time of the proposed synthesizer is less than 1.In and the spur is less than -36dBc. The synthesizer consumes 22mA from a 1.8V supply.
FDM 에 의한 응고해석시 계산기간 단축을 위한 Algorithm 연구
이재경,전주매,전기찬 ( Jae Kyung Lee,Ju Mae Jeon,Ghi Chan Jun ) 한국주조공학회 1994 한국주조공학회지 Vol.14 No.5
N/A Efficient algorithm for the solidification simulation by FDM is described from the practical point of views. If a proper time step Δt is selected, the calculation is accelerated by implicit algorithm with the temperature recovery method of latent heat method. The implicit routine in the calculation is processed by SOR method(relaxation factor=1.5, truncation error=l0^(-4)). The calculation is more accelerated by linear-interpolated explicite algorithm with a time step larger than the minimum value of the time step. This explicit method, which is applicable to the practical casting simulation problems, produces almost same results with about 40% faster calculation speed compared with the conventional explicit method.
주형하강식 일방향 응고시 결정성장에 미치는 Grain Selector 의 영향
이재경,최학규,홍준표 ( Jae Kyung Lee,Hack Kyu Choi,Chun Pyo Hong ) 한국주조공학회 1989 한국주조공학회지 Vol.9 No.2
N/A This study was carried out on single crystal growth in the mold-withdrawal type unidirectional solidification. The effects of grain selectors on the microstructural morphology were investigated. A two-dimensional heat transfer model was developed to simulate the relationship between thermal parameters and growth morphology. Single crystal can be grown by proper design of grain selector in this method.
MB-OFDM 방식의 UWB 시스템을 위한 CMOS LNA 설계
이재경,강기섭,박종태,유종근,Lee Jae-kyoung,Kang Ki-sub,Park Jong-tae,Yu Chong-gun 한국정보통신학회 2006 한국정보통신학회논문지 Vol.10 No.1
본 논문에서는 MB-OFDM 방식의 초광대역 시스템 응용을 위한 단일 단 cascode 구조의 CMOS 저잡음증폭기를 설계하였다. 광대역 ($3.1GHz\~4.9GHz$) 입력 매칭은 칩 면적과 잡음지수를 줄이기 위해 간단한 대역 통과 필터를 사용하여 수행하였다. $0.18{\mu}m$ CMOS 공정변수를 사용하여 모의실험 한 결과, 설계된 증폭기는 9.7dB의 최대 이득, $2.1GHz\~7.1GHz$의 3dB 대역폭, 2dB의 최소잡음지수, -2dBm의 IIP3, -11.8dB 이하의 입력 반사 손실 특성을 보이며, 1.8V 공급 전원전압에 25.8mW의 전력을 소모한다. 칩면적은 패드를 포함해서 $0.74mm^2$이다. A CMOS LNA based on a single-stage cascode configuration is designed for MB-OFDM ultra-wide band(UWB) systems. Wideband($3.1GHz\~4.9GHz$) input matching is performed using a simple bandpass filter to minimize the chip size and the noise figure degradation. The simulation results using $0.18{\mu}m$ CMOS process parameters show a power gain of 9.7dB, a 3dB band width of $2.1GHz\~7.1GHz$, a minimum NF of 2dB, an IIP3 of -2dBm. better than -11.8dB of input matching while occupying only $0.74mm^2$ of chip area. It consumes 25.8mW from a 1.8V supply.