생체신호의 광전송을 위한 ASIC 구현 ( Implementation of ASIC for the optical linked system to transmit the physiological signal )

배용욱,박차훈,서희돈 대한전자공학회 1998 대한전자공학회 학술대회 Vol.1998 No.01

변형 4-3 압축기와 소거법을 이용한 10-Bit Wallace Tree 곱셈의 설계 및 구현

배용욱,박차훈 한국정보과학회 2019 정보과학회논문지 Vol.46 No.6

대부분의 고성능 디지털 시스템에서 곱셈기는 매우 중요한 블록이다. 전통적으로 Wallace Tree 곱셈기는 CSA(Carry Save Adder)를 기반으로 구현한다. 본 논문에서는 FPGA를 이용하여 작은 인공지능망(small AI networks)을 구현할 때, 기존의 CSA와 변형 4-3 압축기를 이용하여 고속 곱셈기를 구현하는 새로운 방법을 제안한다. 특히, 변형 4-3 압축기와 소거법을 이용한 10 비트 Wallace Tree 곱셈기를 제안하였다. 그리고 이를 검증하기 위하여 Verilog-HDL를 이용하여 구현하고 이를 Xilinx ISE 14.7 을 이용하여 검증을 수행하였다. 제안된 설계 방법은 전통적인 Wallace Tree 곱셈에 비하여 19.1%, 소거법에 비하여 6.2%의 지연시간을 감소시켰다. Multipliers play an important role in almost all high performance digital systems. The implementation of a conventional Wallace Tree multiplication is based on the CSAs (Carry Saved Adders). This paper proposes a new implementation method of high performance multiplier using CSAs, modified 4-3 compressors and the method of reduction, while using FPGA to implement a small AI (Artificial Intelligence) networks. Particularly, it is implemented through the Verilog-HDL and verified with the Xilinx ISE Design suite 14.7. The proposed design reduces the latency by 19.1% compared to the traditional Wallace Tree multiplication and by 6.2% in comparison to the method of reduction.

생체신호처리용 ASIC 칩 개발

배용욱,박차훈,서희돈,최세곤 경북대학교 센서기술연구소 1998 센서技術學術大會論文集 Vol.9 No.1

The biotelemetry system transmits monitored physiological signal from multiple subjects to an electrical instrument at remote place where this information can be observed via electrical or optical link. In this paper, we developed an optical linked telemetry system which can transmit 6-channel physiological signals from 4 subjects, simultaneously. The proposed telemetry system is fabricated with Altera FPGA chip(EPM7128LC84-20) and 0.8μm CMOS n-well process technology. We designed a All-Digital PLL to synchronize with the external measurement system which consisted of a command signal transmitter and a telemetry signal demodulator. The operation characteristic of a All-Digital PLL is superior than an enforced synchronization oscillator which consisted of negative elements and a comparator. The required time to synchronize with a external measurement system at the maximum phase error is about 10.3ms. The novel external measurement system is implemented with Altera FPGA chip (EFM7096LC84-15).

중계 프로토콜을 위한 TDMA 기저대역 중계모뎀의 최적 설계

배용욱(Yongwook Bae),안병철(Byoungchul Ahn) 대한전자공학회 2014 전자공학회논문지 Vol.51 No.6

본 논문은 무선 개인영역네트워크 환경에서 중계 프로토콜 기능을 가진 시분할다중접속방식(TDMA)의 적응형 기저대역 중계모뎀을 설계한 내용을 기술한다. 설계한 기저대역 중계모뎀은 마스터 동기 신호에 의해 제어되며 최대 14홉의 중계 네트워크를 구성할 수 있다. 효과적인 데이터 중계 통신을 위해 단일포트 메모리에서 우선권을 사용하여 내부 버퍼 설계를 최적화하였다. 그리고 메모리 버스 제어기는 합성된 게이터 수를 최소화시킬 수 방법으로 설계하였다. 협대역 TDMA 중계 통신의 동기 기능을 구현하기 위하여 네트워크 슬롯 동기회로와 프레임 동기회로를 분리하여 게이트수를 줄였다. 이 방법을 사용하여 9만 게이트의 Xilinx FPGA XC6SLX9에서 약 37%(34,000게이트)를 사용하였다. 32비트 싱크워드를 사용한 1024비트 프레임의 통신 수신율은 약 96.4%이다. 설계된 기저대역 중계모뎀을 사용하여 14홉의 중계에서 측정한 최대전송지연시간은 230.4ms이다. This paper describes a design of an adaptive baseband modem based on TDMA(time division multiple access) with a relay protocol function for wireless personal area networks. The designed baseband modem is controlled by a master synchronization signal and can be configured a relay network up to 14 hops. For efficient data relay communications, the internal buffer design is optimized by implementing a priority memory bus controller to a single port memory. And the priority memory bus controller is also designed to minimize the number of synthesized logic gates. To implement the synchronization function of the narrowband TDMA relay communication, the number of gates has been reduced by dividing the frame synchronization circuits and the network slot synchronization circuits. By using these methods, the number of gates are used about 37%(34,000 gates) on Xilinx FPGA XC6SLX9 which has 90,000 gates. For the 1024-bit frame size with a 32-bit synchronization word, the communication reception rate is 96.4%. The measured maximum transmission delay of the designed baseband modem is 230.4 msec for the 14-hop relay communication.

생체신호의 광전송을 위한 ASIC 구현

배용욱(Yong Wook Pae),박차훈(Cha Hun Park),서희돈(Hee Don Seo) 영남대학교 정보통신연구소 1998 정보통신연구소논문집 Vol.5 No.2

N/A

음성통신을 위한 TDMA 기저대역 중계모뎀 설계

배용욱(Yongwook Bae),김중건(Jonggun Kim),안병철(Byoungchul Ahn) 한국정보과학회 2014 정보과학회 컴퓨팅의 실제 논문지 Vol.20 No.4

본 논문은 개인영역 네트워크에서 Ad-hoc을 이용한 M:N 통신기능을 가지는 중계 프로토콜을 지원하는 시분할다중접속방식의 기저대역 모뎀 설계를 제안한다. 이 모뎀은 최대 14홉의 중계 네트워크를 구성할 수 있으며, 동시에 최대 7 노드가 통신에 참여할 수 있다. 비동기 직렬통신기, 데이터 버퍼 메모리 및 우선권을 갖는 이중포트 I/O 제어기와 네트워크 사이클 제어기가 FPGA에 구현되었다. 설계된 모뎀이 최대 14 홉의 중계 네트워크를 구성하므로, 통신 거리는 최대 14배까지 확장할 수 있다. 그리고 데이터 전송을 위한 모뎀의 평균 지연시간은 230.4msec 이내이므로 설계한 모뎀은 실시간 음성통화에 응용할 수 있다. This paper presents a TDMA baseband modem to support M:N communications by using ad-hoc method for wireless personal area networks. The modem configures a 14-hop relay network 14 hops and up to 7 nodes can participate in the communication at the same time. A cycle network controller and a dual-port I/O controller with the priority asynchronous serial device and the data buffer memory are implemented on FPGA. Since the designed modem configures a network for maximum 14-hop relay, The communication distance is expanded up to 14 times. The designed modem can be applied to real time voice communications since its average delay time for data transmission is less than 230.4msec.

지능화 진단 시스템개발을 위한 광바이오 텔레미트리 칩 제작

서희돈,박차훈,배용욱,최세곤 嶺南大學校 工業技術硏究所 1997 工業技術硏究所論文集 Vol.25 No.1

In this paper, we fabricated optical telemetry IC chip using CMOS process. The telemetering IC with the size of 4 ×4㎟ has the following functions: receiving of command signals, initialization of internal state of all functional blocks, decoding of subject-selection signal, time multiplexing of 4-channel modulated physiological signals, transmission of telemetry signal to extemal system, and auto power down control. The designed synchronous oscillator with low supply voltage dependence operates at a supply voltage from 4.6V-6.0V. And the nonlinearity error of PIM modulator was less than 1.2%FS. In order to demonstrate the principle operations of the implemented CMOSIC chip, the experiments of biotelemetry was performed by telemeter unit and external unit. Main features of this system are to select one of the 4 subjects, to enable measurement of biological signals using the same optical signal, and transmit them back to the extemal unit.

유·무선 통신망을 이용한 휴대용 심전도계 구현

김상득(Sang-Deuk Kim),배용욱(Young-Wuk Pae),박준홍(Jun-Hong Park),구자헌(Ja-Heon Gu),서희돈(Hee-Don Seo) 대한전자공학회 2001 대한전자공학회 학술대회 Vol.2001 No.6

텔레미트리시스템을 이용한 지능화 진단 시스템 개발(Ⅰ)

徐熙敦,朴鍾大,朴且薰,柳東秀,裵溶昱 경북대학교 센서기술연구소 1996 연차보고서 Vol.1996 No.-

본 연구에서는 CMOS 공정에 의거한 광바이오 텔레미트리 전용 IC를 제작하였다. 그리고, 제작된 생체 장착용 전용 IC는 환자의 집중 감시 시스템에 대한 적용성을 알아보았다. 이러한 실험을 행하기 위해 4 생체에 대한 집중 감시 시스템을 구축하였다. 제안된 전체 시스템은 외부 측정 유니트와 생체에 장착하는 전용 IC로 크게 나눌수 있다. 외부 장착 유니트는 생체 선택기, ID 디코더, 광 신호 송수신부 및 전체적인 동작과 상위 시스템과 인터페이스를 위한 원칩 마이크로 프로세서로 이루어져 있다. 본 시스템의 동작을 검증하기 위해 동작은 4개 중 1개가 선택되고 동일한 전송 매체인 광에 의해 생체 신호가 측정되어 지는 것이다. 이 실험에서는 전송된 생체 신호(ECG)와 외부 측정 유니트 비교로써 시스템 동작 여부를 검증하였다. In this study, we fabricated optical telemetry 1C chip using CMOS process. And we presents a manufacture of a biotelemetry system for central monitoring of patients, and proposes the principal operation of the four-subject telemetry. The proposed system is composed of four optical biotelemetry system and external unit. External unit consists of a one-chip microprocessor, a subject selector, a ID-decoder and optical signal transmitter and receiver. In order to demonstrate the principle operations of the implemented CMOS IC chip, the experiments of biotelemetry was performed by telemeter unit and external unit. Main features of this system are to select one of the 4 subjects, to enable measurement of biological signals using the same optical signal, and transmit them back to the external unit. This system is applied to measure ECG signals form two patients.