RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제
      • 좁혀본 항목 보기순서

        • 원문유무
        • 원문제공처
        • 등재정보
        • 학술지명
          펼치기
        • 주제분류
          펼치기
        • 발행연도
          펼치기
        • 작성언어
        • 저자
          펼치기

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        부스터 변환기를 위한 MOSFET 스위치 전류 감지 회로

        민준식,노보미,김의진,이찬수,김영석,Min, Jun-Sik,No, Bo-Mi,Kim, Eui-Jin,Lee, Chan-Soo,Kim, Yeong-Seuk 한국전기전자재료학회 2010 전기전자재료학회논문지 Vol.23 No.9

        In this paper, a high voltage current sensing circuit for boost converter is designed and verified by Cadence SPECTRE simulations. The current mirror pair, power and sensing metal-oxide semiconductor field effect transistors (MOSFETs) with size ratio of K, is used in our on-chip current sensing circuit. Very low drain voltages of the current mirror pair should be matched to give accurate current sensing, so a folded-cascode opamp with a PMOS input pair is used in our design. A high voltage high side lateral-diffused MOS transistor (LDMOST) switch is used between the current sensing circuit and power MOSFET to protect the current sensing circuit from the high output voltage. Simulation results using 0.35 ${\mu}m$ BCD process show that current sensing is accurate and the pulse frequency modulation (PFM) boost converter using the proposed current sensing circuit satisfies with the specifications.

      • 슬롯링으로 연결된 다중처리기 시스템에서 최적화된 캐쉬일관성 프로토콜

        민준식,장태무,Min, Jun-Sik,Chang, Tae-Mu 한국정보처리학회 2000 정보처리논문지 Vol.7 No.12

        다중처리기 시스템에서 여러 처리기 캐쉬들 간에 일고나성을 유지하기 위한 정책에는 기록무효화 정책과 기록갱신 정책이 있다. 기록 무효와 정책은 처리기사 캐쉬 블록에 기록을 시도할 때마다 다른 캐쉬에 저장된 동일한 모든 복사본을 무효화한다. 이러한 빈번한 무효화로 인하여, 기록 무효화 정책은 캐쉬 적중률이 낮다. 반면에 기록 갱신정책은 동일한 블록을 무효화 시키는 것이 아니라 동시에 갱신하는 정책이다. 이러한 정책의 경우에 블록의 공유 여부에 상관없이 갱신된 내용을 상호 연결망ㅇ르 통하여 전송해야만 하며 이로 인하여 상호 연결망상에 교통량이 폭주하게 된다. 본 논문에서는 슬롯링으로 연결된 공유메모리 다중처리기 시스템에서 효율적인 캐쉬 일관성 정책을 제안한다. 제안된 프로오콜은 기록 갱신정책을 기반으로 하며 공유된 블록을 갱신할 경우에만 갱신된 내용을 전송한다. 반면 갱신된 블록이 공유되지 않은 블록이면 갱신된 내용을 전송하지 않는다. 본 논문에서는 제안된 프로토콜은 분석하고 시뮬레이션을 통하여 기존의 프로토콜과 성능을 비교한다. There are two policies for maintaining consistency among the multiple processor caches in a multiprocessor system: Write invalidate and Write update. In the write invalidate policy, whenever a processor attempt to write its cached block, it has to invalidate all the same copies of the updated block in the system. As a results of this frequent invalidations, this policy results in high cache miss ratio. On the other hand, the write update policy renew them, instead of invalidating all the same copies. This policy has to transfer the updated contents through interconnection network, whether the updated block is ptivate or not. Therefore the network suffer from heavy transaction traffic. In this paper we present an efficient cache coherence protocol for shared memory multiprocessor system connected by slotted ring. This protocol is based on the write update policy, but the updated contents are transferred only in case of updating the shared block. Otherwise, if the updated block is private, the updated contents are not transferred. We analyze the proposed protocol and enforce simulation to compare it with previous version.

      • KCI등재

        분산 공유 메모리 시스템에서 메모리 접근지연을 줄이기 위한 이중 슬롯링 구조

        민준식,장태무,Min, Jun-Sik,Chang, Tae-Mu 한국정보처리학회 2001 정보처리학회논문지 A Vol.8 No.4

        집적회로 기술의 발달은 처리기의 속도를 계속적으로 증가시켜 왔다. 처리기 응용분야의 주요한 도전은 공유 메모리 다중 처리기 시스템에서 고성능 처리기들을 효과적으로 사용하고자 하는 것이다. 우리는 상호 연결망 문제가 소규모의 공유 메모리 다중처리기 시스템에서 조차 완전히 해결되었다고 생각하지 않는다. 그 이유는 공유버스의 속도는 새로운 강력한 처리기들의 대역폭 요구를 수용할 수 없기 때문이다. 지난 수년간 점대점 단방향 연결은 매우 가능성 있는 상호 연결망 기술로서 대두되었다. 단일 슬롯링은 점대점 상호 연결망의 가장 간단한 형태이다. 단일 슬롯링 구조의 단점은 링에서 처리기의 수가 증가함에 따라 메모리 접근지연 시간이 선형적으로 증가한다는 것이다. 이런 이유로 우리는 캐쉬 기반의 다중처리기 시스템에서 단일 슬롯링을 대체할 수 있는 이중 슬롯링 구조를 제안한다. 또한 본 논문에서 새로운 스누핑 프로토콜을 사용하는 이중 슬롯링 구조를 분석하고 분석적모델과 모의 실험을 통하여 기존의 단일 슬롯링과 성능을 비교한다. Advances in circuit and integration technology are continuously boosting the speed of processors. One of the main challenges presented by such developments is the effective use of powerful processors in shared memory multiprocessor system. We believe that the interconnection problem is not solved even for small scale shared memory multiprocessor, since the speed of shared buses is unlikely to keep up with the bandwidth requirements of new powerful processors. In the past few years, point-to-point unidirectional connection have emerged as a very promising interconnection technology. The single slotted ring is the simplest form point-to-point interconnection. The main limitation of the single slotted ring architecture is that latency of access increase linearly with the number of the processors in the ring. Because of this, we proposed the dual slotted ring as an alternative to single slotted ring for cache-based multiprocessor system. In this paper, we analyze the proposed dual slotted ring architecture using new snooping protocol and enforce simulation to compare it with single slotted ring.

      • 슬롯링으로 연결된 다중처리기 시스템에서 최적화된 캐쉬일관성 프로토콜

        민준식(Jun Sik Min),장태무(Tae Mu Chang) 한국정보처리학회 2000 정보처리학회논문지 Vol.7 No.12

        There are two policies for maintaining consistency among the multiple processor caches in a multiprocessor system Write invalidate and Write update. In the write invalidate policy, whenever a processor attempt to write its cached block, it has to invalidate all the same copies of the updated block in the system. As a results of this frequent invalidations, this policy results in high cache miss ratio. On the other hand, the write update policy renew them, instead of invalidating all the same copies. This policy has to transfer the updated contents through interconnection network, whether the updated block is private or not. Therefore the network suffer from heavy transaction traffic. In this paper we present an efficient cache coherence protocol for shared memory multiprocessor system connected by slotted ring. This protocol is based on the write update policy, but the updated contents are transferred only in case of updating the shared block. Otherwise, if the updated block is private, the updated contents are not transferred. We analyze the proposed protocol and enforce simulation to compare it with previous version.

      • KCI등재
      • KCI등재
      • 슬롯링으로 연결된 다중 처리기 시스템에서 캐쉬 일관성 프로토콜에 관한 연구

        민준식(Jun Sik Min),장태무(Tae Mu Chang) 한국정보과학회 1993 한국정보과학회 학술발표논문집 Vol.20 No.2

        공유 메모리 다중 처리기 시스템에서 일관성 유지를 위한 정책은 기록 무효화 정책과 기록 갱신 정책이 있다. 기록 무효화 정책은 공유 블럭들 간에 많은 무효화로 인하여 캐쉬미스율이 높으며, 기록 갱신 정책은 블럭의 갱신시 마다 갱신 내용을 전송하기 위한 오버헤드로 인해서 성능이 하락되는 단점이 있다. 본 논문에서는 슬롯링을 상호 연결망으로 하는 공유 메모리 다중 처리기 시스템에서 이와 같은 단점을 보완하기 위하여 기록 갱신 정책을 기본으로 하며 블럭 갱신시 마다 갱신되는 내용을 전송하는 기존의 정책과는 달리 불럭의 공유 정보에 따라 해당 블럭이 공유되는 블럭이면 갱신된 내용을 전송하여 공유 되지않는 블럭에 대해서는 갱신된 내용을 전송하지 않는 보다 효율적인 캐쉬 일관성 프로토콜을 제안한다.

      • 스타 그래프, 버블정렬 그래프와 팬케익 그래프 사이의 임베딩(embedding) 알고리즘

        김동완 ( Dong-wan Kim ),민준식 ( Jun-sik Min ),이형옥 ( Hyeong-ok Lee ) 한국정보처리학회 2010 한국정보처리학회 학술대회논문집 Vol.17 No.1

        스타 그래프, 버블정렬 그래프, 팬케익 그래프는 노드 대칭성(node symmetric), 최대 고장 허용도 (maximum fault tolerance), 계층적 분할 성질을 갖고, 하이퍼큐브보다 망비용이 개선된 상호 연결망이다. 본 연구에서는 상호연결망으로 널리 알려진 스타 그래프와 그의 변형된 그래프들 사이의 임베딩 방법을 제안하고, 임베딩 비용을 분석한다. 임베딩 결과는 버블정렬 그래프는 스타 그래프에 연장율 (dilation) 3, 스타그래프는 팬케익 그래프에 연장율 4로 각각 임베딩 가능하다.

      • KCI등재

        Design of Reality object and Virtual object control System using EEG

        Jae-Youn Shim(심재연),Jun-Sik Min(민준식) 한국게임학회 2021 한국게임학회 논문지 Vol.21 No.1

        본 논문은 뇌파를 이용하여 가상현실의 오브젝트와 실제 환경의 오브젝트를 동시 컨트롤하는 시스템에 대해 제안한다. 뇌파를 측정하여 사용자의 집중도를 파악하고 이를 수치화하여 가상과 현실의 오브젝트를 상승 혹은 하강시키는 시스템을 제안한다. 설계에 대한 테스트를 위해 웹 기반의 가상현실 시스템을 구현하였고 라즈베리파이를 이용하여 임베디드 시스템을 구현하였다. 뇌파를 이용하여 가상의 물체와 현실의 물체의 컨트롤이 가능한 것을 확인하였다. 이를 활용한 다양한 콘텐츠의 개발이 가능하다는 결과를 도출하였다. In this paper, we propose the system that simultaneously controls objects in virtual reality and objects in real environments using brain waves. We propose a system that measures brain waves to grasp the user"s concentration and quantifies them to raise or lower virtual and real objects. We implemented a web-based virtual reality system and an embedded system based on a raspberry pi for test of design. It was confirmed that the control of virtual and real objects is possible using BCI. The result was that it was possible to develop various contents using this.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼