고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 회로

류지열,노석호,Ryu, Jee-Youl,Noh, Seok-Ho 한국정보통신학회 2011 한국정보통신학회논문지 Vol.15 No.3

This paper presents on-chip Design-for-Testability (DFT) circuit for radio frequency System-on-Chip (SoC) applications. The proposed circuit measures functional specifications of RF integrated circuits such as input impedance, gain, noise figure, input voltage standing wave ratio (VSWRin) and output signal-to-noise ratio (SNRout) without any expensive external equipment. The RF DFT scheme is based on developed theoretical expressions that produce the actual RF device specifications by output DC voltages from the DFT chip. The proposed DFT showed deviation of less than 2% as compared to expensive external equipment measurement. It is expected that this circuit can save marginally failing chips in the production testing as well as in the RF system; hence, saving tremendous amount of revenue for unnecessary device replacements. 본 논문은 고주파 시스템 온 칩 응용을 위한 온 칩 검사 대응 설계 (Design-for-Testability, DFT) 회로를 제안한다. 이러한 회로는 고주파 회로의 주요 성능 변수들 즉, 입력 임피던스, 전압이득, 잡음지수, 입력 전압 정재비 (VSWRin) 및 출력 신호대 잡음비 (SNRout)를 고가의 장비없이 측정 가능하다. 이러한 고주파 검사 회로는 DFT 칩으로부터 측정된 출력 DC 전압에 실제 고주파 소자의 성능을 제공하는 자체 개발한 이론적인 수학적 표현식을 이용한다. 제안한 DFT 회로는 외부 장비를 이용한 측정 결과와 비교해 볼 때 고주파 회로의 주요 성능 변수들에 대해 5.25GHz의 동작주파수에서 2%이하의 오차를 각각 보였다. DFT 회로는 고주파 소자 생산뿐만 아니라 시스템 검사 과정에서 칩들의 성능을 신속히 측정할 수 있으므로 불필요한 소자 복사를 위해 소요되는 엄청난 경비를 줄일 수 있으리라 기대한다.

칩 온 필름을 위한 자동 결함 검출 시스템 개발

류지열,노석호,Ryu, Jee-Youl,Noh, Seok-Ho 한국정보통신학회 2012 한국정보통신학회논문지 Vol.16 No.2

본 논문에서는 $30{\mu}m$ 이하의 초 미세 피치를 가진 칩 온 필름(chip-on-film, COF)에서 자주 발생하는 결함을 자동으로 검출할 수 있는 시스템을 제안한다. 개발된 시스템은 초 미세 패턴의 개방 및 단락 결함 뿐만아니라 소프트 개방 및 소프트 단락을 신속히 검출할 수 있는 회로 및 기술이 적용되어 있다. 결함 검출의 기본 원리는 결함 전의 패턴 저항값과 결함 후의 패턴 저항값 차에 의해 발생하는 미세 차동 전압을 읽어서 결함 유무를 판단한다. 또한 미세전압 차를 증폭시켜 결함 유무를 쉽게 판단할 수 있도록 고주파 공진기를 이용한다. 제안된 시스템은 초미세 패턴 COF 검사 과정에서 발생하는 다양한 결함을 신속하고 정확히 검출할 수 있으므로 기존의 COF 검사 시스템의 대안이 될 것으로 기대한다. This paper presents an automatic system to detect variety of faults from fine pitch COF(chip-on-film) which is less than $30{\mu}m$. Developed system contains circuits and technique to detect fast various faults such as hard open, hard short, soft open and soft short from fine pattern. Basic principle for fault detection is to monitor fine differential voltage from pattern resistance differences between fault-free and faulty cases. The technique uses also radio frequency resonator arrays for easy detection to amplify fine differential voltage. We anticipate that proposed system is to be an alternative for conventional COF test systems since it can fast and accurately detect variety of faults from fine pattern COF test process.

Analysis and Design Optimization of Interconnects for High-Speed LVDS Applications

류지열,노석호,Ryu, Jee-Youl,Noh, Seok-Ho The Institute of Electronics and Information Engin 2009 電子工學會論文誌-CI (Computer and Information) Vol.46 No.10

This paper addresses the analysis and the design optimization of differential interconnects for high-speed Low-Voltage Differential Signaling (LVDS) applications. Thanks to the differential transmission and the low voltage swing, LVDS offers high data rates and improved noise immunity with significantly reduced power consumption in data communications, high-resolution display, and flat panel display. We present an improved model and new equations to reduce impedance mismatch and signal degradation in cascaded interconnects using optimization of interconnect design parameters such as trace width, trace height and trace space in differential printed circuit board (FPCB) transmission lines. We have carried out frequency-domain full-wave electromagnetic simulations, and time-domain transient simulations to evaluate the high-frequency characteristics of the differential FPCB interconnects. We believe that the proposed approach is very helpful to optimize high-speed differential FPCB interconnects for LVDS applications. 본 논문에서는 고속 저전압 차동 신호(Low-Voltage Differential Signaling, LVDS) 전송방식의 응용을 위한 전송선 분석 및 설계 최적화 방법을 제안한다. 차동 전송 경로 및 저전압 스윙 방법의 발전으로 인해 저전압 차동 신호 전송방식은 데이터 통신 분야, 고 해상도 디스플레이 분야, 평판 디스플레이 분야에서 매우 적은 소비전력, 개선된 잡음 특성 및 고속 데이터 전송률을 제공한다. 본 논문은 차동 유연성 인쇄 회로 보드(flexible printed circuit board, FPCB) 전송선에서 선 폭, 선 두께 및 선간격과 같은 전송선 설계 변수들의 최적화 기법을 이용하여 직렬 접속된 전송선에서 발생하는 임피던스 부정합과 신호 왜곡을 감소시키기 위해 개선 모델과 개발된 수식을 제안한다. 이러한 차동 FPCB 전송선의 고주파 특성을 평가하기 위해 주파수 영역에서 전파(full-wave) 전자기 시뮬레이션 및 시간 영역 시뮬레이션을 각각 수행하였다. 본 논문에서 제안하는 방법은 저전압 차동 신호 방식의 응용을 위한 고속 차동 FPCB 전송선을 최적화하는데 매우 도움이 되리라 믿는다.

The Characteristics of the ZnO thin film sensor doped with Al₂O₃, TiO₂ and V₂O₅

Jee Youl Ryu(류지열),Sung Hyun Park(박성현),Hyek Hwan Choi(최혁환),Tae Ha Kwon(권태하) 대한전자공학회 1996 대한전자공학회 학술대회 Vol.1996 No.11

모바일 TFT-LCD 응용을 위한 새로운 형태의 자동화질 최적화 시스템 개발

류지열(Jee-Youl Ryu),노석호(Seok-Ho Noh) 大韓電子工學會 2010 電子工學會論文誌-SC (System and control) Vol.47 No.1

본 논문은 DSP를 이용한 새로운 형태의 TFT-LCD 자동 화질 최적화 시스템을 제안한다. 실제 산업 현장에서 이와 같은 화질 최적화 과정은 시행착오를 반복하는 형식으로 진행되어 많은 시간이 소요되고 있으며 LCD 개발 엔지니어들의 성향 및 숙련도에 따라 조정 결과에도 편차가 큰 문제점이 있다. 이러한 시스템은 평균 감마 오차, 감마 조정 시간 및 플리커 등을 줄이기 위해 모바일 LCD 구동 IC 내의 감마 조정 레지스터들과 전압 설정 레지스터들을 자동적으로 제어한다. 제안된 최적 화질 향상 시스템은 측정 대상이 되는 모듈 (MUT, LCD 모듈), 제어 프로그램, 휘도 측정용 멀티미디어 디스플레이 측정기 및 인터페이스용 제어 보드로 구성되어 있다. 개발된 시스템에는 참조 감마 곡선과의 6-점 프로그램 정합 기술을 이용한 새로운 알고리즘 및 자동 전압 설정 알고리즘이 내장되어 있다. 개발된 알고리즘과 프로그램은 범용 LCD 모듈에 적용가능하다. 또한 1.8, 2.0, 2.2 및 3.0 감마를 조정할 뿐만 아니라 플리커 수준을 자동으로 조절한다. 제어 보드는 DSP와 FPGA로 구성되어 있고, RGB 및 CPU와 같은 다양한 인터페이스들을 지원한다. 개발된 자동 감마 시스템은 기존의 시스템에 비해 현저히 짧은 감마 조정 시간 및 아주 작은 평균 감마 오차를 보였다. 또한 본 논문에서 제안하는 시스템은 최적화된 감마 곡선 설정을 이용한 개발 공정을 향상시키고, 고화질의 LCD를 제공하는데 아주 유용하다. This paper presents a new automatic TFT-LCD image quality optimization system using DSP for the first time. Since conventional manual method depends on experiences of LCD module developers, it is highly labor-intensive and requires several correction steps providing large gamma correction error. The proposed system optimizes automatically gamma adjustment and power setting registers in mobile TFT-LCD driver IC to reduce gamma correction error, adjusting time, and flicker. It contains module-under-test (MUT, TFT-LCD module), PC installed with program, multimedia display tester for measuring luminance and flicker, and control board for interface between PC and TFT-LCD module. We have developed a new algorithm using 6-point programmable matching technique with reference gamma curve and applying automatic power setting sequence. Developed algorithm and program are generally applicable for most of the TFT-LCD modules. It is realized to calibrate gamma values of 1.8, 2.0, 2.2 and 3.0, and reduce flicker level. The control board is designed with DSP and FPGA, and it supports various interfaces such as RGB and CPU. Developed automatic image quality optimization system showed significantly reduced gamma adjusting time, reduced flicker, and much less average gamma error than conventional manual method. We believe that the proposed system is very useful to provide high-quality TFT-LCD and to improve developing process using optimized gamma-curve setting and automatic power setting.

5GHz 저잡음 증폭기를 위한 새로운 Built-In Self-Test 회로

류지열,노석호,Ryu Jee-Youl,Noh Seok-Ho 한국정보통신학회 2005 한국정보통신학회논문지 Vol.9 No.5

This paper presents a new low-cost Built-In Self-Test (BIST) circuit for 50Hz low noise amplifier (LNA). The BIST circuit is designed for system-on-chip (SoC) transceiver environment. The proposed BIST circuit measures the LNA specifications such as input impedance, voltage gaih, noise figure, and input return loss all in a single SoC environment. 본 논문에서는 5GHz 저잡음 증폭기(LNA)의 성능 측정을 위한 새로운 형태의 저가 BIST(Built-In Self-Test) 회로를 제안한다 이러한 BIST 회로는 system-on-chip (SoC) 송수신 환경에 적용될 수 있도록 설계되어 있다. 본 논문에서 제안하는 BIST 회로는 입력 임피던스, 전압이득, 잡음지수, 입력반사손실(input return loss) 및 출력 신호 대 잡음전력비(signal-to-noise ratio)와 같은 저잡음 증폭기의 주요 성능 지수를 측정 할 수 있으며, 단일 칩 위에 제작되어 있다.

5GHz 저잡음 증폭기의 성능검사를 위한 새로운 고주파 Built-In Self-Test 회로 설계

류지열,노석호,박세현,Ryu Jee-Youl,Noh Seok-Ho,Park Se-Hyun 한국정보통신학회 2004 한국정보통신학회논문지 Vol.8 No.8

본 논문에서는 5.25GHz 저잡음 증폭기(LNA)에 대해 전압이득, 잡음지수 및 입력 임피던스를 측정할 수 있는 새로운 형태의 저가 고주파 BIST(Built-In Self-Test, 자체내부검사)회로 설계 및 검사 기술을 제안한다. 이러한 BIST 회로는 0.18$\mu\textrm{m}$ SiGe 공정으로 제작되어 있다. 이러한 접근방법은 입력 임피던스 정합과 출력 전압 측정원리를 이용한다. 본 논문에서 제안하는 방법은 측정이 간단하고 비용이 저렴하다는 장점이 있다. BIST 회로가 차지하는 면적은 LNA가 차지하는 전체면적의 약 18%에 불과하다. This paper presents a new low-cost RF Built-In Self-Test (BIST) circuit for measuring transducer voltage gain, noise figure and input impedance of 5.25GHz low noise amplifier (LNA). The BIST circuit is designed using 0.18${\mu}{\textrm}{m}$ SiGe technology. The test technique utilizes input impedance matching and output transient voltage measurements. The technique is simple and inexpensive. Total chip size has additional area of about 18% for BIST circuit.

평판디스플레이 응용을 위한 차동 FPCB 전송선 설계 최적화

류지열,노석호,이형주,Ryu, Jee-Youl,Noh, Seok-Ho,Lee, Hyung-Joo 한국정보통신학회 2008 한국정보통신학회논문지 Vol.12 No.5

본 논문에서는 저전압 차동 신호(Low-Voltage Differential Signaling, LVDS) 전송방식의 응용을 위한 차동 전송 접속 경로의 분석 및 설계 최적화 방법을 제안한다. 차동 전송 경로 및 저전압 스윙 방법의 발전으로 인해 LVDS 방식은 데이터 통신 분야, 고해상도 디스플레이 분야, 평판 디스플레이 분야에서 매우 적은 소비전력, 개선된 잡음 특성 및 고속 데이터 전송률을 제공한다. 본 논문은 차동 유연성 인쇄회로 보드(flexible printed circuit board, FPCB) 전송선에서 선폭, 선두께 및 선 간격과 같은 전송선 설계 변수들의 최적화 기법을 이용하여 직렬 접속된 전송선에서 발생하는 임피던스 부정합과 신호왜곡을 감소시키기 위해 개선 모델과 새로이 개발된 수식을 제안한다. 이러한 차동 FPCB 전송선의 고주파 특성을 평가하기 위해 주파수 영역에서 전파(full-wave) 전자기 시뮬레이션, 시간영역 시뮬레이션 및 S 파라미터 시뮬레이션을 각각 수행하였다. $17.5{\mu}m$과 $35{\mu}m$의 전송선의 경우, 전극 폭에서의 약 10% 변화가 차동 임피던스에서의 약 6%와 5.6%의 변화를 각각 보였으나, 전송선 간 간격은 차동 및 특성 임피던스에서의 영향을 주지 않음을 확인하였다. 또한 전송선 간격이 증가할수록 상호 인덕턴스 및 커패시턴스가 감소하기 때문에 누화 잡음을 감소시키기 위해 신호 전송선간의 간격을 $180{\mu}m$ 이상 유지 해야함을 확인하였다. This paper addresses the analysis and the design optimization of differential interconnects for Low-Voltage Differential Signaling (LVDS) applications. Thanks to the differential transmission and the low voltage swing, LVDS offers high data rates and improved noise immunity with significantly reduced power consumption in data communications, high-resolution display, and flat panel display. We present an improved model and new equations to reduce impedance mismatch and signal degradation in cascaded interconnects using optimization of interconnect design parameters such as trace width, trace height and trace space in differential flexible printed circuit board (FPCB) transmission lines. We have carried out frequency-domain full-wave electromagnetic simulations, time-domain transient simulations, and S-parameter simulations to evaluate the high-frequency characteristics of the differential FPCB interconnects. The 10% change in trace width produced change of approximately 6% and 5.6% in differential impedance for trace thickness of $17.5{\mu}m$ and $35{\mu}m$, respectively. The change in the trace space showed a little change. We believe that the proposed approach is very helpful to optimize high-speed differential FPCB interconnects for LVDS applications.

차량 레이더용 스위치 커패시터 시그마-델타 변조기 개발

류지열,노석호,Ryu, Jee-Youl,Noh, Seok-Ho 한국정보통신학회 2010 한국정보통신학회논문지 Vol.14 No.8

본 논문에서는 차량 레이더용 새로운 형태의 스위치 커패시터 시그마-델타 변조기를 제안한다. 개발된 변조기는 차량 레이더 시스템에서 고주파 대역 신호의 고해상도 데이터 변환, 즉 아날로그-디지털변환을 수행하는데 사용된다. 2.7V의 저전압 동작이 가능하며, 저 왜곡 특성을 가진 몸체효과 보상형 스위치 구조를 가진다. 이러한 변조기는0.25 마이크론 이중 폴리 3-금속 표준 CMOS 공정으로 제작되었고, $1.9 {\times}1.5mm^{2}$ 의 다이 면적을 차지한다. 제안된 회로는 2.7V의 동작 전압에서 기존의 부트스트랩형 회로보다 약 20dB 향상된 우수한 총 고조파 왜곡 특성을 보였다. This paper proposes a new switched-capacitor sigma-delta modulator for automotive radars. Developed modulator is used to perform high-resolution analog-to-digital conversion (ADC) of high frequency band signal in a radar system. It has supply voltage of 2.7V, and has body-effect compensated switch configuration with low voltage and low distortion. The modulator has been implemented in a $0.25{\mu}m$ double-poly and triple-metal standard CMOS process, and it has die area of $1.9{\times}1.5mm^{2}$. It showed better total harmonic distortion of 20dB than the conventional bootstrapped circuit at the supply voltage of 2.7V.

1.8GHz 고주파 전단부의 결함 검사를 위한 새로운 BIST 회로

류지열,노석호,Ryu Jee-Youl,Noh Seok-Ho 대한전자공학회 2005 電子工學會論文誌-TC (Telecommunications) Vol.42 No.6

본 논문에서는 1.8GHz 고주파 수신기 전단부의 결함 검사를 위한 새로운 저가의 BIST 회로(자체내부검사회로) 및 설계기술을 제안한다. 이 기술은 입력 임피던스 매칭 측정 방법을 이용한다. BIST 블록과 고주파 수신기의 전단부는 0.25m CMOS 기술을 이용하여 단일 칩 위에 설계되었다. 이 기술은 측정이 간단하고 비용이 저렴하며, BIST 회로가 차지하는 면적은 고주파 전단부가 차지하는 전체면적의 약 $10\%$에 불과하다. This paper presents a new low-cost fault-based Built-In Self-Test (BIST) scheme and technique for 1.8GHz RF receiver front end. The technique utilizes input impedance matching measurement. The BIST block and RF receiver front end are designed using 0.25m CMOS technology on a single chip. The technique is simple and inexpensive. The overhead of the BIST circuit is approximately $10\%$ of the total area of the RF front end.