http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
이상희 ( Lee Sang Hee ),이호균 ( Hokyoon Lee ),나여울 ( Yeoul Na ),김선욱 ( Seon Wook Kim ) 한국정보처리학회 2010 한국정보처리학회 학술대회논문집 Vol.17 No.2
GDB 는 프로그램의 버그를 찾고 수정할 수 있는 기능을 포함하고 있는 디버거로써 소프트웨어 개발자가 효과적인 프로그램 개발과 유지를 위해 꼭 필요하다. 그러나, PICO 프로세서와 같이 새로 개발된 프로세서는 그 위에서 동작하는 프로그램을 디버깅 하기 위한 환경을 갖추고 있지 않다. 이 논문은 PICO 프로세서를 위한 GNU 디버거인 GDB 와 그래픽 유저인터페이스를 제공하는 DDD 를 포팅하는 방법에 대해 소개하고 설명한다.
USB-JTAG Interface 를 이용한 EISC 프로세서 디버거 개발
이호균 ( Hokyoon Lee ),김선욱 ( Seon Wook Kim ) 한국정보처리학회 2009 한국정보처리학회 학술대회논문집 Vol.16 No.2
많은 개발자들은 프로세서 디버깅을 위해 GDB 를 사용한다. 임베디드 시스템에서 GDB 의 원격 디버깅은 시리얼 통신을 사용한다. 그러나, 시리얼 통신은 속도에 제한이 있으며, 시리얼 포트 마저 점차 사라져 가는 추세이다. 이를 극복하기 위해 많은 임베디드 시스템이 JTAG 인터페이스를 탑재하고 있으며, USB 인터페이스를 사용하여 통신을 한다. 이 논문에서는 EISC 아키텍처 기반의 임베디드 시스템을 디버깅하기 위한 USB-JTAG 인터페이스 개발 방법을 제안하고, GDB 환경에서의 USB인터페이스 구축 방법과 디버깅 패킷을 분석하기 위한 JTAG 모듈의 개발 방법을 소개한다.
Code Generation and Optimization for the Flow-based Network Processor based on LLVM
( Sanghee Lee ),( Hokyoon Lee ),( Seon Wook Kim ),( Hwanjo Heo ),( Jongdae Park ) 한국정보처리학회 2012 한국정보처리학회 학술대회논문집 Vol.19 No.2
A network processor (NP) is an application-specific instruction-set processor for fast and efficient packet processing. There are many issues in compiler’s code generation and optimization due to NP’s hardware constraints and special hardware support. In this paper, we describe in detail how to resolve the issues. Our compiler was developed on LLVM 3.0 and the NP target was our in-house network processor which consists of 32 64-bit RISC processors and supports multi-context with special hardware structures. Our compiler incurs only 9.36% code size overhead over hand-written code while satisfying QoS, and the generated code was tested on a real packet processing hardware, called S20 for code verification and performance evaluation.
GCC based Compiler Construction for Compact DSP32
( Myeongjin Cho ),( Hokyoon Lee ),( Giang Nguyen Thi Huong ),( Seon Wook Kim ),( Youngsun Han ),( Jungyoung Um ) 한국정보처리학회 2011 한국정보처리학회 학술대회논문집 Vol.18 No.1
Very Long Instruction Word (VLIW) executes multiple instructions in parallel. In order to exploit higher performance, i.e., higher parallelism, VLIW compiler groups as many instructions into one word as possible. In this paper, we show how to construct a VLIW C compiler based on GCC for CDSP32 (Compact Digital Signal Processor 32-bit) which is an embedded DSP processor to issue two instructions in one VLIW. Also, we evaluated the compiler on EEMBC benchmark; the experiment result showed that the total number of dynamic instructions of the VLIW compiler was reduced by 18% on average over without VLIW instruction scheduling.
Performance Comparison between LLVM and GCC Compilers for the AE32000 Embedded Processor
Park, Chanhyun,Han, Miseon,Lee, Hokyoon,Cho, Myeongjin,Kim, Seon Wook The Institute of Electronics and Information Engin 2014 IEIE Transactions on Smart Processing & Computing Vol.3 No.2
The embedded processor market has grown rapidly and consistently with the appearance of mobile devices. In an embedded system, the power consumption and execution time are important factors affecting the performance. The system performance is determined by both hardware and software. Although the hardware architecture is high-end, the software runs slowly due to the low quality of codes. This study compared the performance of two major compilers, LLVM and GCC on a32-bit EISC embedded processor. The dynamic instructions and static code sizes were evaluated from these compilers with the EEMBC benchmarks.LLVM generally performed better in the ALU intensive benchmarks, whereas GCC produced a better register allocation and jump optimization. The dynamic instruction count and static code of GCCwere on average 8% and 7% lower than those of LLVM, respectively.
Polaris-1 보드 상에서 EEMBC 벤치마크 동작 구현
박기성 ( Giseong Bak ),이호균 ( Hokyoon Lee ),김선욱 ( Seon Wook Kim ) 한국정보처리학회 2010 한국정보처리학회 학술대회논문집 Vol.17 No.1
MPSoC 는 저렴한 하드웨어 비용으로 신속하게 데이터를 처리할 수 있어 고성능 멀티미디어 프로그램, 이동통신기기, 텔레매틱스, 모바일 엔터테인먼트 기기에 맞는 솔루션을 제공하고 있다. 본 논문은 이러한 MPSoC 연구의 일환으로 ADChips 의 EISC 프로세서와 Zaram 의 DSP 를 이용하여 개발된 Polaris-1 보드에서 EEMBC 벤치마크 프로그램을 EISC 프로세서인 Empress 에서 동작할 수 있도록 하는 구현에 대한 연구를 소개한다. 본 논문에서 제시한 하나의 프로세서에 작업을 할당하는 방법을 확장함으로써, MPSoC 의 멀티코어를 사용하기 위한 프로그램을 개발 할 수 있을 것이다. 또한, 앞으로 지속적으로 연구될 Polaris-1 보드의 연구기반을 마련하였다고 볼 수 있다.
문윤정(Yunjeong Mun),이호균(Hokyoon Lee),주영표(Youngpyo Joo) 대한전자공학회 2018 대한전자공학회 학술대회 Vol.2018 No.6
The need for large capacity memory is growing as the number of CPU cores increases and applications running in a data center require large amount of memory. However, DRAM, commonly used for main memory, is difficult to expand due to high cost and limitation on the number of channels. So Non-Volatile Memory(NVM), which provides lower cost and larger capacity but longer latency have been studied in both academia and industry to overcome the limitations. In this paper, we introduce the NVM emulation method for performance evaluation at system level, and application performance analysis based on this emulation environment. We evaluate memcached and in-memory database which are widely used in data center. The performance results show that memcached server has 3~23% performance degradation compared to DRAM system. In case of in-memory DB, we show that 4~18p% performance improvement because the persistency of NVM removes the journaling overhead.