http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
시간 제약 조건 안에서 전체 수행 시간을 개선한 CPLD 기술 매핑
장인갑(In-gab Jang),김재진(Jae-jin Kim),허윤석(Yoon-seok Heo) 한국정보기술학회 2008 한국정보기술학회논문지 Vol.6 No.2
In this paper, we proposed a CPLD technology mapping algorithm to improve the total running time under the time constraint. In our technology mapping algorithm, feasible clusters can be generated from the input boolean network. Generated feasible clusters can be also created local optimum clusters with minimum area and delay time under time constraint. A covered Boolean network is transformed into a Boolean equation. Transformed equations are reconstructed in order to fit to an architecture of selected target CPLD by using collapsing and bin-packing. To demonstrate the efficiency of our approach, we applied our algorithm to MCNC benchmarks and compared the results with those of the existing algorithms. The experimental results was shown that especially in the running time, our proposed approach was better than the conventional CPLD technology algorithms.
시간제약 조건하에서 면적을 고려한 LE로 구성된 CPLD 기술 매핑
김재진(Jae-Jin Kim),장인갑(In-Gab Jang),허윤석(Yoon-Seok Heo) 한국정보기술학회 2008 한국정보기술학회논문지 Vol.6 No.3
In this paper, we propose a new technology mapping algorithm for LE constructed CPLD consider area under time constraint. This algorithm detect feedbacks from boolean networks, then variables that have feedback are replaced with temporary variables. Creating the temporary variables transforms sequential circuit to combinational circuit. The transformed circuits are represented to DAG. After traversing all nodes in DAG, the nodes that have output edges more than two are replicated and reconstructed to fanout free tree. Using time constraints and delay time of device, the number of graph partitionable multi-level is decided. Several nodes in partitioned clusters are merged by collapsing, and are fitted to the number of OR-terms in a given LE by bin packing. Proposed algorithm have been applied to MCNC logic synthesis benchmark circuits, and have reduced the number of LEs by 70% than those of DDMAP. And reduced the number of LEs by 30% than those of TEMPLA, reduced the number of LEs by 25.9% than those of TMCPLD.
1MW<sub>th</sub> 실험연소로를 이용한 석탄의 연소특성 연구
장길홍,장인갑,정석용,Jang, Gil Hong,Chang, In Gab,Jeong, Seok Yong 대한기계학회 1999 大韓機械學會論文集B Vol.23 No.11
Design and operation of $1MW_{th}$ pulverized coal combustion testing facility are described. Also the influence of air staging on NOx emission and burnout of coal flames was investigated in this facility. The test facility consisted of coal feeding system, firing system and flue gas treatment system. A top-fired externally air staging burner was adopted in order to avoid influence of gravity on the coal particles and for easy maintenance. Distribution of temperature and chemical species concentration of coal flames could be measured in vertical pass of furnace. Main fuel was pulverized (83.4% less than $80{\mu}m$) Australian high bituminous coal. From variety of test conditions, overall excess air ratio was selected at 1.2(20% excess air). Tho study showed that increasing the staged air resulted in lower NOx omission, and it was suggested to be more than 40% of the total combustion air for the substantial NOx reduction. Sufficient burnout was not achievable when NOx emission was less than 500ppm. Also, the amount of core air did not influence tho NOx reduction.
김현호 ( Hyeon-ho Kim ),장인갑 ( In-gab Jang ) 한국정보처리학회 2006 한국정보처리학회 학술대회논문집 Vol.13 No.2
본 연구는 화재로부터 인명과 재산을 보호하기 위한 자동 소화 시스템으로서 마이컴을 사용하여 고 신뢰성, 고정밀도, DIGITAL화를 추구하는 시스템을 개발 하였다. 기존의 소화 방제 시스템들은 스프링클러를 사용하여 물로 화재를 진압하고 있으며 이러한 시스템은 비용이 많이 들고 대량의 물을 사용하고 있기 때문에 수손피해(80~120ℓ/min)가 있고 대용량 펌프 및 47,000ℓ의 저장시설이 필요하다. 이러한 문제점을 해결하기 위하여 본 시스템은 이산화탄소(CO<sub>2</sub>) 가스나 하론1301 가스 또는 질소 가스를 분사하여 대기 중의 산소를 희석시키거나 질소의 양을 증가시키는 방법으로 화재를 진압하는 시스템을 개발 하였다. 개발된 시스템은 고가의 장비 즉, 전산실, 통신기기실, 전기실, 발전기실, 케이불실, 제어실, 필름 보관실 등에 사용되어 장비를 보호하고 인명의 피해를 최소화하는데 사용될 것 있다.
김현호(Hyeon-Ho Kim),장인갑(In-gab Jang) 한국컴퓨터정보학회 2004 韓國컴퓨터情報學會論文誌 Vol.9 No.1
본 논문에서는 드레인 부근의 채널 영역에서 접합 전계를 줄이는 WSW(Wrap Side Wall) 구조의 소자를 제안하였다. WSW 구조의 소자 제작은 첫 번째 게이트를 식각한 후에 NM1(N-type Minor1) 이온주입을 하고 다시 질화막을 덮어 식각함으로서 만들어진다. 새로운 WSW 구조는 전계를 줄이기 위한 버퍼층으로 되어 있으며 WSW 소자와 LDD 구조의 소자 수명을 비교하였으며 핫-캐리어 열화 특성도 분석하였다. 또한 AC 핫-캐리어 열화를 칩 상에서 평가하기 위해 펄스 발생기, 레벨 시프터, 주파수 분배기를 포함한 테스트 패턴 회로를 설계하였다. 이러한 것은 AC와 DC 스트레스간의 핫-캐리어 열화 조건이 AC와 DC 스트레스 모두 동일한 물리적 메커니즘을 지닌다는 것을 알 수 있었다. 따라서 일반적으로 회로 동작 조건 하에서 DC 핫-캐리어 열화 특성을 토대로 AC 소자 수명도 예측할 수 있었다. New WSW(Wrap Side Wall) is proposed to decrease junction electric field in this paper. WSW process is fabricated after first gate etch, followed NM1 ion implantation and deposition & etch nitride layer. New WSW structure has buffer layer to decrease electric field. Also we compared the hot carrier characteristics of WSW and conventional. Also, we design a test pattern including pulse generator, level shifter and frequency divider, so that we can evaluate AC hot carrier degradation on-chip. It came to light that the universality of the hot carrier degradation between DC and AC stress condition exists, which indicates that the device degradation comes from the same physical mechanism for both AC and DC stress. From this universality, AC lifetime under circuit operation condition can be estimated from DC hot carrier degradation characteristics.