http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
국소 경로 계획법을 위한 APF 기반의 무정형 장애물 회피 연구
이종연(JongYeon Lee),정하민(Hahmin Jung),김동헌(Dong Hun Kim) 한국지능시스템학회 2011 한국지능시스템학회논문지 Vol.21 No.1
본 논문은 국소 경로 계획법을 위한 2차원 센서 환경에서 무정형의 장애물의 회피에 대한 연구를 다루었다. 본 연구는 인공 포텐셜 함수(Artificial Potential Function, APF)를 사용하는 기존의 연구에서 점 형태의 장애물을 다루는 방법을 응용 및 확장한 것으로, 다양한 형태의 크기와 모양을 지니는 장애물에 대해서 두 가지 새로운 형태의 반발 포텐셜 함수를 제안한다. 제안된 방법에 의한 곡률 판단법은 장애물을 단순하게 파악하여, 경로계획에 효율적으로 사용되었다. 실제적인 국소 경로 계획법에 맞게 직선 시야(Line of Sight, LOS)와 로봇의 인지범위(Range)등을 고려하는 알고리즘을 사용하였다. 여러장애물 세트(Set)에 대하여 시뮬레이션 결과를 통하여 제안한 방법과 기존 연구의 차이점을 알아보았으며, 제안한 방법의 장점에 대하여 확인하였다. This paper presents a method about amorphous obstacles avoidance for local path planning in the two-dimensional sensor environment. In particular, the proposed method is extended from some of the recent studies about a point obstacle avoidance. In the paper, repulsive forces of two types are proposed in order that the robot avoids from the amorphous obstacle with various size and form. A judgment of curvatures in the proposed method simplifies the recognition of obstacles to make the path-planning efficient. In addition, the line of sight(LOS) and the range of recognition are considered in the environment. By simulation results, the proposed method for amorphous obstacle avoidance shows better performance than the related existing method and we confirmed advantages of proposed method.
국소 경로 계획법을 위한 APF기반의 무정형 장애물 회피 연구
이종연(JongYeon Lee),정하민(Hahmin Jung),김동헌(Dong Hun Kim) 한국지능시스템학회 2010 한국지능시스템학회 학술발표 논문집 Vol.20 No.1
본 논문은 국소 경로 계획법을 위한 2차원 센서 환경에서 무정형의 장애물의 회피에 대한 연구를 다루었다. 본 연구는 인공 포텐셜 함수(Artificial Potential Function, APF)를 사용하는 기존의 연구에서 점 형태의 장애물을 다루는 방법을 응용 및 확장한 것이다. 본 연구에서는 다양한 형태의 크기와 모양을 지니는 장애물에 대해서 세 가지 새로운 형태의 반발 포텐셜 함수를 제안한다. 국소 경로 계획법애 맞게 직선 시야(Line of Sight, LOS)와 로봇의 인지범위(Range)등을 고려하는 알고리즘을 사용하였다. 다양한 장애물 세트(Set)에 대하여 시뮬레이션 한 결과를 통하여 제안한 방법과 기존의 연구의 차이점을 알아보았으며, 제안한 방법의 장점에 대하여 확인하였다.
위상고정루프를 이용한 낮은 지터 성능을 갖는 스마트 오디오 디바이스용 이중 출력 주파수 합성기 설계
백예슬(Ye-Seul Baek),이정윤(Jeong-Yun Lee),류혁(Hyuk Ryu),이종연(Jongyeon Lee),백동현(Donghyun Baek) 대한전자공학회 2016 전자공학회논문지 Vol.53 No.2
본 논문에서는 위상고정루프를 이용한 낮은 지터 성능을 갖는 스마트 오디오 디바이스용 이중출력 주파수 합성기를 제안하였다. 제안하는 주파수 합성기는 1.8 V 동부 0.18-㎛ CMOS 공정을 이용하여 설계하였다. 다양한 오디오 샘플링 주파수를 출력하기 위해 3차 시그마-델타 모듈레이션을 이용하여 fraction-N 디바이더를 설계하였다. 오디오 반도체에서 요구되는 낮은 지터 성능을 만족 시키기 위해 인-밴드 잡음을 분석, 최적화 하였다. 0.6 ㎟의 칩 사이즈를 가지고 0.6 MHz―200 MHz의 출력 주파수를 갖는다. 모든 모드에서 측정된 지터는 11.4 ps―21.6 ps 이다. A Low jitter dual output frequency synthesizer for smart audio devices is described in this paper. It has been fabricated in a 1.8 V Dongbu 0.18-㎛ CMOS process. Output frequency is controlled by 3 rd order Sigma-Delta Modulation and digital divider. The frequency synthesizer has a size of 0.6 ㎟, frequency range of 0.6―200 MHz, loop bandwidth of 350 kHz, and rms jitter of 11.4 ps―21.6 ps.