http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 정이품(I Poom Jeong) (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
멀티코어 프로세서의 개발 동향 및 성능/전력 특성 분석
정이품(I Poom Jeong),노원우(Won Woo Ro) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.6
This paper analyzes various multi-core architectures that have been proposed for decades to increase the performance or power efficiency of processors. First, we investigate representatives of each type of multi-core architecture in detail. Then, we estimate the performance and power efficiency by modeling them into cycle-accurate simulator. As a result, we conclude that each type of architecture shows different characteristics on the perspective of optimization point. Therefore, architects need to consider their purpose of designing processors, such as target applications, high-performance computing, and low-power computing.
-
다중 코어 환경에서의 Back-end Fusion 구현
박종현 ( Jong Hyun Park ),정이품 ( I Poom Jeong ),노원우 ( Won Woo Ro ) 한국정보처리학회 2014 한국정보처리학회 학술대회논문집 Vol.21 No.1
최근 스마트폰이나 태블릿 PC 등의 모바일 디바이스가 상용화 되어감에 따라 그 안에서 핵심적인 처리기능을 담당하는 프로세서의 코어 수가 점차적으로 늘어나고 있다. 많은 수의 코어를 효율적으로 사용하기 위해 여러 가지 메커니즘이 구현되어 있으나, 단일 프로세스를 순차적으로 실행하는 경우 여전히 성능에서의 한계가 존재한다. 병렬화 되어 있지 않은 프로세스의 경우, Amdahl’s Law[1]에 따르면 순차적으로 실행을 할 수 밖에 없는 부분이 존재하고, 이 부분은 하나의 코어에서만 실행되기 때문에 많은 연산 자원들이 낭비되는 현상이 발생한다. 본 논문은 다중 코어 환경에서 이러한 잉여자원을 효과적으로 사용하기 위해 Back-end Fusion 이라는 구조를 제안하여 프로세서의 성능 향상을 위한 연구를 진행하였다. Back-end Fusion 이란, 연산 처리를 담당하는 back-end 부분(execution unit, writeback 단계 등)을 필요에 따라 코어 간에 동적으로 재구성하여 성능을 향상시키는 메커니즘이다. 이 재구성된 프로세서의 back-end 를 효율적으로 사용하기 위해, 종속성과 로드 밸런스 등을 고려한 인스트럭션 분배 알고리즘을 함께 제안한다. Intel 사의 x86 Instruction Set Architecture(ISA)를 기반으로 한 시뮬레이터를 이용하여 Back-end Fusion 프로세서의 성능을 측정 해 본 결과 기존의 단일 코어 프로세서에 비해 평균 32.2%의 성능 향상을 확인할 수 있었다.
-
이기종 단일 코어에서의 연산기 Gating을 활용한 에너지 효율 향상 연구
김윤수(Yoonsoo Kim),정이품(I Poom Jeong),노원우(Won Woo Ro) 대한전자공학회 2016 대한전자공학회 학술대회 Vol.2016 No.6
Energy-efficiency has become an important issue in modern microprocessor designs. In this paper, we propose a core microarchitecture that exploits high energy-efficiency by pushing in-order execution capability into traditional out-of-order execution model and selectively activating in-order execution resources through power-gating. The proposed architecture is motivated by the fact that existing Front-end Execution Architecture (FXA) is not always energy-efficient because in-order execution resources are turned-on every time, even though it is not necessary. Compared to the FXA, our design shows lower energy consumption on in-order execution resources by 80%, while performance degradation is less than 1%.
연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
