다중 디바이스 충전을 위한 무선 전력 전송 시스템의 설계 및 제작

오한식(Hansik Oh),이우석(Wooseok Lee),양영구(Youngoo Yang) 대한전자공학회 2017 대한전자공학회 학술대회 Vol.2017 No.6

LTE 전력증폭기를 위한 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터를 이용한 4-Level Dynamic Supply Switching 변조기

오성재(Sung jae Oh),오한식(Hansik Oh),양영구(Youngoo Yang) 한국전자파학회 2020 한국전자파학회논문지 Vol.31 No.12

본 논문에서는 CMOS 전력증폭기 (PA)의 효율 개선을 위한 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터를 사용하는 4-level Dynamic Supply Switching (DSS) 변조기가 제시되어 있다. 제안하는 DSS 변조기는 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터와 서플라이 스위칭 회로로 구성된다. 두 개의 단일 인덕터 이중 출력 DC-DC 컨버터는 4개의 DC 전압을 생성한다. 서플라이 스위칭 회로는 변조된 신호의 envelope에 따라 4개의 전압을 동적으로 스위칭한다. 제안된 4-level DSS 전력증폭기는 1.75 GHz 대역에서 동작하고, 0.18 μm CMOS 공정을 사용하여 제작되었다. 5 MHz의 대역폭을 가진 LTE 16-QAM 신호를 인가하였을 때, DSS 전력증폭기의 측정 효율은 평균 출력 전력 22 dBm에서 38.9%의 PAE가 측정되었고, 이때의 인접 채널 누설 전력비(ACLR)는 −30.0 dBc를 만족한다. In this paper, a four-level dynamic supply switching (DSS) modulator using two single inductor dual output DC-DC converters for improving the efficiency of CMOS power amplifiers (PAs) is presented. The proposed DSS modulator includes two single-inductor dual-output DC-DC converters and a supply switching circuit. Two single-inductor dual-output DC-DC converters generate four DC voltages. The supply switching circuit dynamically switches the four voltages according to the envelope of the modulated signal. The proposed four-level DSS PA operates in the 1.75 GHz band and is fabricated using the 0.18 μm CMOS process. For the LTE 16-QAM signal with a bandwidth of 5 MHz, the measured PAE of the DSS PA is 38.9 % at an average output power of 22 dBm, thereby satisfying the adjacent channel leakage power ratio (ACLR) of −30.0 dBc.

9 dB의 확장된 Back-Off에서 높은 효율을 갖는 Outphasing 로드 네트워크 기반의 3.3 GHz Doherty 전력증폭기

정호석(Hoseok Jung),오한식(Hansik Oh),진일비(Yifei Chen),최우진(Woojin Choi),최영찬(Youngchan Choi),우승민(Seungmin Woo),권구현(Kuhyun Kwon),양영구(Youngoo Yang) 한국전자파학회 2021 한국전자파학회논문지 Vol.32 No.11

본 논문에서는 outphsing 로드 네트워크를 이용하여 back-off 영역을 9 dB로 확장한 Doherty 전력증폭기를 제안하였으며 3.3 GHz 주파수 대역에서 설계하여 실험적으로 검증하였다. Outphasing 로드 네트워크를 사용하여 출력 전력의 결합 노드에서 carrier 및 peaking 증폭기의 로드 임피던스가 complex conjugate 관계를 갖도록 설계하였다. 이를 통하여 carrier 증폭기의 로드 임피던스의 변조비가 4배가 되도록 함으로서 back-off 영역을 9 dB로 확장하였다. Carrier 증폭기와 peaking 증폭기에 모두 Wolfspeed사의 6 W 트랜지스터(CGH40006P)를 사용하였다. 제작된 Doherty 전력증폭기를 3.3 GHz의 주파수에 대하여 측정한 결과, 최대 출력전력 42.3 dBm에서 76.9 %의 효율 특성을 얻었고 최대 출력 전력으로부터 9 dB back-off 된 33.3 dBm의 출력 전력에서 59.6 %의 효율 특성 및 11.0 dB의 전력 이득 특성을 얻었다. In this paper, a Doherty power amplifier based on an outphasing load network was proposed to have a high efficiency at a back-off of 9 dB. The proposed Doherty power amplifier was designed and experimentally verified at a frequency of 3.3 GHz. The load impedances of the carrier and peaking amplifiers to the combining node were designed to have a complex conjugate relationship based on the outphasing load network. Therefore, the back-off output power for the efficiency peak could be extended to 9 dB by quadrupling the load impedance modulation of the carrier amplifier. A 6 W GaN HEMT (CGH40006P) from Wolfspeed was used to design both the carrier and the peaking amplifiers. The implemented Doherty power amplifier was measured at 3.3 GHz frequency. Drain efficiencies of 76.9 % at the maximum output power of 42.3 dBm and 59.6 % at the 9 dB back-off output power of 33.3 dBm with 11.0 dB power gain were achieved.

상호 결합된 차동인덕터를 이용한 GaAs HBT 공정 기반의 1.9 GHz~2.6 GHz 광대역 선형 전력증폭기 설계

황지원(Jiwon Hwang),전형진(Hyeongjin Jeon),오한식(Hansik Oh),신재경(JaeKyung Shin),최우진(Woojin Choi),양영구(Youngoo Yang) 한국전자파학회 2021 한국전자파학회논문지 Vol.32 No.7

본 논문에서는 상호 결합된 차동인덕터를 이용한 GaAs hetero-junction bipolar transistor (HBT) 기반의 1.9 GHz~2.6 GHz 광대역 2단 선형 전력증폭기를 설계하였다. 2-section 중간 단 매칭 회로의 일부를 상호 결합된 차동인덕터로 구성하여 매칭 회로의 동작 대역을 넓히고, 회로의 크기를 소형화하였다. 또한, 입력 및 출력단의 광대역 발룬을 이용하여 넓은 주파수 대역에서 선형적으로 동작하도록 최적화하였다. 제작된 선형 전력증폭기는 1.9 GHz~2.6 GHz 주파수 대역에서 22.0 dBm~24.0 dBm 의 최대 출력 전력 특성 및 33.0 %~39.0 %의 최대 효율 특성을 보인다. 또한, two-tone 신호에 대해 IMD3 특성 –30 dBc 이하에서 선형 출력 전력 22 dBm 및 33 % 이상의 높은 효율 특성을 보인다. This study presents a wideband two-stage linear power amplifier, operating from 1.9 to 2.6 GHz, using a mutually coupled differential inductor based on GaAs hetero-junction bipolar transistor (HBT). A part of the two-section inter-stage matching circuit comprises a mutually coupled differential inductor, which widens the operating band of the matching circuit and reduces the circuit size. In addition, it is optimized to linearly operate in the wide frequency band using a wideband balun at the input and output stages. The fabricated linear power amplifier exhibits a maximum output power of 22.0 dBm~24.0 dBm and efficiency of 33.0 %~39.0 % in the 1.9 GHz~2.6 GHz frequency band. An IMD3 of −30.0 dBc at two-tone signal, with high efficiency of more than 33.0 % was achieved at the linear output power of 22 dBm.

복소결합부하를 이용한 3.5 GHz 대역의 고효율 비대칭 도허티 전력증폭기 설계

김주성(Joosung Kim),최우진(Woojin Choi),최영찬(Youngchan Choi),오한식(Hansik Oh),양영구(Youngoo Yang) 한국전자파학회 2021 한국전자파학회논문지 Vol.32 No.8

본 논문에서는 복소결합부하(complex combining load)를 이용한 3.5 GHz 대역의 비대칭 도허티 전력증폭기를 설계하였다. 복소결합부하를 이용하면 일반 DPA 구조 대비, 더 높은 OBO(output back-off)를 가질 수 있고, 적절한 리액턴스 값 선정에 따라 부하 변조 구간에서 효율 개선도 가능하다. 또한 비대칭 구조를 같이 적용하여 최대 출력지점에서 carrier와 peaking amplifier가 같은 전류를 가지므로 매칭 회로 설계가 용이하도록 구현하였다. 기존 복소결합부하 논문에서는 출력 매칭 회로가 성능에 매우 중요한 영향을 주지만 ABCD parameter로만 제시되어 실제 구현이 어려운 점이 있어 본 논문에서는 Smith chart를 이용한 매칭을 통해 직관적인 방법을 제시하였고, 회로 소형화를 위해 매칭 구조를 개선하였다. 제작된 비대칭 CCL DPA는 CW 기준, 3.5~3.6 GHz 대역에서 42.0~43.0 dBm 최대 출력전력, 60~64.7 % DE 그리고 54.8~59.9 % PAE를 보여준다. 7~8 dB back-off 지점인 35.0 dBm에서 51.3~51.6 % DE 그리고 46.7~47.6 % PAE를 가진다. LTE 20 MHz 변조신호 인가 시, 평균 출력전력 35.0 dBm에서 10.7~11.5 dB 전력이득, 48.1~48.5 % DE, 44.0~45.1 % PAE 그리고 31.1 dBc의 ACLR을 얻었고 추가적으로 DPD를 적용하여 49.3~50.4 dBc로 개선하였다. In this study, a high-efficiency asymmetric Doherty power amplifier (DPA) based on a complex combining load (CCL) is presented. The CCL method extends the range of output back-off (OBO). This article provides a graphical design method using the Smith chart for the CCL-DPA load network. The proposed asymmetric DPA is designed using 6 and 10 W GaN-HEMTs for carrier and peaking amplifiers, respectively. With 3.5~3.6 GHz continuous-wave signal excitations, the implemented asymmetric CCL DPA exhibits a DE of 60.0~64.7 % and a PAE of 54.8~59.9 % at a maximum output power of 42.0~43.0 dBm. In addition, it has a DE of 51.3~51.6 %, and a PAE of 46.7~47.6 % at an output power of 35.0 dBm. Using an LTE signal with a PAPR of 7.5 dB and a signal bandwidth of 20 MHz, a power gain of 10.7~11.5 dB, a PAE of 44.0~45.1 %, a DE of 48.1~48.5 %, and an ACLR of −31.1 dBc are achieved. Using DPD linearization, ACLR is improved to −49.3/−50.4 dBc at an average power of 35.0 dBm.

보조 증폭기에 병렬 공진회로를 포함하는 0.6~1.0 GHz 광대역 비대칭 Doherty 전력 증폭기

배순철(Sooncheol Bae),나종윤(Jongyoon Na),정호석(Hoseok Jung),강현욱(Hyunuk Kang),오한식(Hansik Oh),이우석(Wooseok Lee),양영구(Youngoo Yang) 한국전자파학회 2020 한국전자파학회논문지 Vol.31 No.4

본 논문에서는 보조 증폭기 출력단을 트랜지스터의 기생 성분을 포함하는 병렬 공진구조로 구성하여 대역을 확장한 비대칭 Doherty 전력 증폭기를 설계하고, 0.6~1.0 GHz 대역에서 실험적으로 검증하였다. 동작 주파수 대역을 넓히기 위해 주 증폭기의 출력 네트워크는 트랜지스터의 내부 기생성분을 포함하여 75 Ω∠90°의 λ/4 임피던스 변환기를 구성하고, 보조 증폭기의 출력 네트워크는 트랜지스터의 내부 기생성분을 포함한 공진 회로를 구성하였다. 주 증폭기 및 보조 증폭기에 각각 Wolfspeed사의 6 W 트랜지스터(CGH40006P) 및 10 W 트랜지스터(CGH40010F)를 사용하여 최대 출력 전력에서 주 증폭기의 출력 전류의 크기와 보조 증폭기의 출력 전류의 크기가 같아지도록 함으로써 부하 임피던스 변조가 정확하게 이루어지게 하였다. 제작된 Doherty 전력 증폭기를 0.6~1.0 GHz의 주파수 대역에 대하여 one-tone 신호를 이용하여 측정한 결과, 40.5~42.5 dBm의 최대 출력 전력을 얻었으며, 최대 출력 전력에서 51.5~73.2 %의 효율 특성을 얻었다. 또한, 최대 출력 전력으로부터 6 dB 백오프된 전력에서 42.1~52.0 %의 효율을 얻었다. A broadband asymmetric Doherty power amplifier employing a parallel resonant circuit including parasitic components of the transistor is described herein. The output network of the carrier amplifier constitutes a 75 Ω∠90° λ/4 impedance converter including the internal parasitic components of the transistor to extend the band. The output network of the peaking amplifier provides a resonant circuit containing the internal parasitic components of the transistor. The magnitudes of the carrier and peaking amplifier output currents at the peak output power were made the same using Wolfspeed 6-W(CGH40006P) and 10-W(CGH40010F) transistors for the carrier and peaking amplifiers, respectively, such that an accurate load impedance modulation could be achieved. The implemented Doherty power amplifier exhibited an efficiency of 51.5~73.2 % at a peak output power of 40.5~42.5 dBm using a one-tone signal for the 0.6~1.0 GHz band. In addition, an efficiency of 42.1~52.0 % was obtained at a 6-dB back-off power from the peak output power.