http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 심재홍(Jea-Hong Shim) (검색결과 3 건)
- 무료
- 기관 내 무료
- 유료
-
Hybrid 내장형 시스템의 설계공간탐색을 위한 시간분석 시뮬레이터의 설계 및 구현
안성용,심재홍,이정아,Ahn, Seong-Yong,Shim, Jea-Hong,Lee, Jeong-A 한국정보처리학회 2002 정보처리학회논문지 A Vol.9 No.4
최근의 내장형 시스템은 유연성을 유지하고 시간 제약사항을 만족하기 위해서 일반적인 프로세서와 FPGA와 같은 재구성 가능한 부품을 결합하는 Hybrid 시스템을 사용하는 추세이다. 이러한 내장형 시스템은 구축하는 설계 시간을 단축하여 짧은 시간 안에 시장에 진입하는 것이 아주 중요하다. 새로이 주목받고 있는 연구분야인 설계공간탐색은 실제 시스템을 제작하지 않고도 시스템 수준에서 어플리케이션의 성능을 분석하여 최소의 비용으로 시스템에서 요구하는 제약사항을 만족하는 구조를 예측하는 것을 가능하게 한다. 본 논문에서는 Hybrid 내장형 시스템의 설계공간탐색을 위한 시간분석 시뮬레이터를 선계하고 구현하였다. 시스템 설계변수를 변화하면서 정량적인 성능 데이타를 이용하여 설계공간 탐색을 가능하게 하는 Y-Chart 방법을 Hybrid 시스템의 경우에 적용하여 시뮬레이터를 확장 구현하였으며, 기존의 소프트웨어 시간 분석 도구 및 하드웨어 시간분석도구를 활용한다. 본 논문에서 제시하는 시간분석 시뮬레이터는 Hybrid 내장형 시스템의 설계 비용과 시간을 현저하게 줄이면서, 최적의 하드웨어 구성을 찾는 설계공간탐색의 핵심 모듈로 활용될 것으로 기대된다. Modern embedded system employs a hybrid architecture which contains a general micro processor and reconfigurable devices such as FPGAS to retain flexibility and to meet timing constraints. It is a hard and important problem for embedded system designers to explore and find a right system configuration, which is known as design space exploration (DSE). With DES, it is possible to predict a final system configuration during the design phase before physical implementation. In this paper, we implement a timing analysis simulator for a DSE on a hybrid embedded system. The simulator, integrating exiting timing analysis tools for hardware and software, is designed by extending Y-chart approach, which allows quantitative performance analysis by varying design parameters. This timing analysis simulator is expected to reduce design time and costs and be used as a core module of a DSE for a hybrid embedded system.
-
ARM용 내장형 소프트웨어의 정적인 수행시간 분석 도구
황요섭(Yo-Seop Hwang),안성용(Seong-Yong Ahn),심재홍(Jea-Hong Shim),이정아(Jeong-A Lee) 한국정보과학회 2005 정보과학회 컴퓨팅의 실제 논문지 Vol.11 No.1
내장형 시스템에서 응용 프로그램을 구동시킬 때는 일련의 태스크들의 집합을 수행하여야 한다. 이러한 태스크들은 특정 하드웨어로 구현 될 수도 있고, 특정 프로세서에서 구동되는 소프트웨어로 구현될 수도 있다. 내장형 시스템에서 응용 프로그램을 구동시키기 위하여 하드웨어/소프트웨어의 자원 선택 및 작업 분할이 필요하게 되고 이때 하드웨어 및 소프트웨어의 성능 예측이 이용된다. 하드웨어 성능 예측과 달리 소프트웨어 성능 예측은 구동 환경과 밀접한 관계가 있으며, 하드웨어 소프트웨어 통합 설계를 위하여 최적 및 최악의 수행 시간 경계를 예측하는 것은 중요한 문제이다. 수행 시간 경계의 엄격한 예측은 저 비용의 프로세서를 사용할 수 있게 하며, 시스템 비용을 낮추는데 도움을 준다. 본 논문에서는 ARM용 내장형 시스템을 고려하여, loop문의 반복 횟수 경계 값과 프로그램의 추가적인 경로 호출 정보를 이용하여, 수행 시간의 경계를 최대한 실제 값에 접근하도록 예측하는 도구를 개발하였다. 개발된 도구는 현재 i960과 m68k 아키텍처를 지원하는 “Cinderella”라는 시간 분석 도구를 기본 도구로 활용하고 있다. ARM 프로세서를 지원하기 위하여 제어흐름과 디버깅 정보를 추출할 수 있는 ARM ELF 목적 파일 모듈을 추가하고, ARM 명령어 집합을 처리할 수 있는 모듈을 기존 도구에 추가하였다. 여러 가지 벤치마크 프로그램을 대상으로 실시한 실험 결과, 임의의 입력 데이타를 이용하고 수행 횟수를 고려한 ARMulator의 수행 시간이 구현된 도구에서의 정적인 수행 시간 예측 경계 값으로 들어오는 것을 확인할 수 있었다. Embedded systems have a set of tasks to execute. These tasks can be implemented either on application specific hardware or as software running on a specific processor. The design of an embedded system involves the selection of hardware software resources, partition of tasks into hardware and software, and performance evaluation. An accurate estimation of execution time for extreme cases (best and worst case) is important for hardware/software codesign. A tighter estimation of the execution time bound may allow the use of a slower processor to execute the code and may help lower the system cost. In this paper, we consider an ARM-based embedded system and developed a tool to estimate the tight boundary of execution time of a task with loop bounds and any additional program path information. The tool we developed is based on an exiting timing analysis tool named "Cinderella" which currently supports i960 and m68k architectures. We add a module to handle ARM ELF object file, which extracts control flow and debugging information, and a module to handle ARM instruction set so that the new tool can support ARM processor. We validate the tool by comparing the estimated bound of execution time with the run-time execution time measured by ARMulator for a selected bechmark programs.
-
논 토양에서 장기간 석회 시용이 벼의 생산성과 토양특성에 미치는 영향
김성헌 ( Seong-heon Kim ),이윤혜 ( Yun-hae Lee ),박성진 ( Seong-jin Park ),심재홍 ( Jea-hong Shim ),권순익 ( Soon-ik Kwon ) 한국환경농학회 2021 한국환경농학회 학술대회집 Vol.2021 No.-
우리나라의 농경지 중 논의 비중은 약 58% 이상 차지하고 있으며, 단위면적당 생산성을 증대하기 위해 토양 개량사업이 진행되었고, 토양개량제로 석회질 비료와 규산질 비료가 사용되고 있다. 석회는 작물에 칼슘 및 마그네슘의 직접적인 공급뿐만 아니라 토양의 pH를 증가시킴으로써 토양 물리성에도 영향을 미친다고 알려져 있다. 이에 본 연구는 장기간 시험되고 있는 시험포장에서 25년 동안 석회시용시 벼의 생산성 및 토양특성 변화에 대해 평가하고자 하였다. 본 연구는 1954년 부터 수행된 장기연용포장에서 수행되는 과제로 NPK처리구, NPK+석회처리구를 지정하여 본 연구에 사용하였다. 석회는 전량 기비로 사용하였으며 화학비료는 기비-분얼비-수비-실비로 질소(50-20-20-10%) 및 칼리(70-0-30-0%)로 나누어 사용하였고, 인산은 전량 기비로 사용하였다. 먼저 NPK처리구에서는 장기간 연용시 벼의 생산량은 6.2 Mg ha<sup>-1</sup>로 동일하였으나 석회 처리시 1995년 5.8 Mg ha<sup>-1</sup>에서 2019년 6.9 Mg ha<sup>-1</sup>로 벼의 생산량이 증가되었다. 논 토양에서 석회 처리시 토양pH는 1995년 6.0에서 2019년 6.4로 증가하였으며, 처리구간 비교시 NPK처리구에 비해 석회처리구의 pH가 0.6∼0.8정도 높았다. 토양화학성 중 pH를 제외한 유기물 및 유효인산 함량, 용적밀도 등은 유의적인 차이가 없었다. 이를 통해 벼 재배시 석회를 장기간 사용할 경우 벼의 생산량이 증가하였으며 토양의 pH가 증가하는 것을 확인하였다.
ScienceON
KISS연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
